Hispanopedia Wiki
Articulo de referencia

Memoria RAM magnetoresistiva

La memoria de acceso aleatorio magnetoresistiva ( MRAM ) es un tipo de memoria de acceso aleatorio no volátil que almacena datos en dominios magnéticos . [ 1 ] Desarrollada a me...

Hispanopedia WikiContenido en espanolLectura gratuita

La memoria de acceso aleatorio magnetoresistiva ( MRAM ) es un tipo de memoria de acceso aleatorio no volátil que almacena datos en dominios magnéticos . [ 1 ] Desarrollada a mediados de la década de 1980, sus defensores han argumentado que la RAM magnetoresistiva eventualmente superará a las tecnologías competidoras para convertirse en una memoria dominante o incluso universal . [ 2 ] Actualmente, las tecnologías de memoria en uso, como la RAM flash y la DRAM, tienen ventajas prácticas que hasta ahora han mantenido a la MRAM en un nicho de mercado.

Descripción

Estructura simplificada de una celda MRAM [ 3 ]

A diferencia de las tecnologías de chips RAM convencionales , los datos en MRAM no se almacenan como carga eléctrica o corriente, sino mediante elementos de almacenamiento magnético . Estos elementos están formados por dos placas ferromagnéticas , cada una con una magnetización definida, separadas por una fina capa aislante. Una de las placas es un imán permanente con una polaridad específica; la magnetización de la otra placa puede modificarse para ajustarse a la de un campo externo y así almacenar la información. Esta configuración se conoce como unión túnel magnética (MTJ) y es la estructura más sencilla para un bit de MRAM . Un dispositivo de memoria se construye a partir de una cuadrícula de estas "celdas".

El método más sencillo de lectura consiste en medir la resistencia eléctrica de la pila. Normalmente, se selecciona una pila alimentando un transistor asociado que conmuta la corriente desde la línea de alimentación a través de la pila hasta tierra. Debido a la magnetorresistencia de túnel , la resistencia eléctrica de la pila varía con la orientación relativa de la magnetización en las dos placas. Midiendo la corriente resultante, se puede determinar la resistencia interna de cualquier pila y, a partir de ella, la polaridad de la magnetización de la placa de escritura. Generalmente, si las dos placas tienen la misma alineación de magnetización (estado de baja resistencia), esto se considera "1", mientras que si la alineación es antiparalela, la resistencia será mayor (estado de alta resistencia) y esto significa "0".

Los datos se escriben en las celdas mediante diversos métodos. En el diseño clásico más sencillo, cada celda se sitúa entre dos líneas de escritura dispuestas perpendicularmente entre sí, paralelas a la celda, una por encima y otra por debajo. Al pasar corriente eléctrica a través de ellas, se genera un campo magnético inducido en la unión, que es detectado por la placa de escritura. Este funcionamiento es similar al de la memoria de núcleo magnético , un sistema comúnmente utilizado en la década de 1960.

Sin embargo, debido a variaciones en el proceso y los materiales, una matriz de celdas de memoria tiene una distribución de campos de conmutación con una desviación σ. Por lo tanto, para programar todos los bits en una matriz grande con la misma corriente, el campo aplicado debe ser mayor que el campo de conmutación "seleccionado" medio en más de 6σ. Además, el campo aplicado debe mantenerse por debajo de un valor máximo. Así, esta MRAM "convencional" debe mantener estas dos distribuciones bien separadas. Como resultado, hay una ventana operativa estrecha para los campos de programación; y solo dentro de esta ventana, todos los bits pueden programarse sin errores ni perturbaciones. En 2005, se aplicó una "conmutación Savtchenko" basada en el comportamiento único de una capa libre de antiferromagnetos sintéticos (SAF) para resolver este problema. [ 4 ] La capa SAF está formada por dos capas ferromagnéticas separadas por una capa espaciadora de acoplamiento no magnético. Para un antiferromagneto sintético con cierta anisotropía neta Hk en cada capa, existe un campo crítico de inversión de espín Hsw en el cual las magnetizaciones de las dos capas antiparalelas rotan (invierten) hasta ser ortogonales al campo aplicado H, con cada capa desplazándose ligeramente en la dirección de H. Por lo tanto, si solo se aplica una corriente lineal (bits semiseleccionados), el ángulo de campo de 45° no puede cambiar el estado. Por debajo de la transición de conmutación, no hay perturbaciones hasta los campos más altos.

Este enfoque aún requiere una corriente bastante sustancial para generar el campo, lo que lo hace menos interesante para aplicaciones de baja potencia, una de las principales desventajas de la MRAM. Además, a medida que el dispositivo se reduce de tamaño, llega un punto en que el campo inducido se superpone a celdas adyacentes en un área pequeña, lo que puede provocar escrituras erróneas. Este problema, el problema de la selección parcial (o interferencia de escritura), parece establecer un tamaño mínimo bastante grande para este tipo de celda. Una solución experimental a este problema consistía en utilizar dominios circulares escritos y leídos mediante el efecto de magnetorresistencia gigante , pero parece que esta línea de investigación ya no está activa.

Una técnica más reciente, el par de transferencia de espín (STT) o conmutación por transferencia de espín , utiliza electrones alineados con el espín ("polarizados") para aplicar directamente un par a los dominios. Específicamente, si los electrones que fluyen hacia una capa tienen que cambiar su espín, esto generará un par que se transferirá a la capa adyacente. Esto reduce la cantidad de corriente necesaria para escribir las celdas, haciéndola similar a la del proceso de lectura. Existe preocupación de que el tipo "clásico" de celda MRAM tenga dificultades a altas densidades debido a la cantidad de corriente necesaria durante la escritura, un problema que el STT evita. Por esta razón, los defensores del STT esperan que la técnica se utilice para dispositivos de 65 nm o menores. [ 5 ] La desventaja es la necesidad de mantener la coherencia del espín. En general, el STT requiere mucha menos corriente de escritura que la MRAM convencional o de conmutación. La investigación en este campo indica que la corriente del STT se puede reducir hasta 50 veces mediante el uso de una nueva estructura compuesta. [ 6 ] Sin embargo, el funcionamiento a mayor velocidad aún requiere una corriente mayor. [ 7 ] 

Otras posibles configuraciones incluyen la "MRAM de transporte vertical" (VMRAM), que utiliza corriente a través de una columna vertical para cambiar la orientación magnética, una disposición geométrica que reduce el problema de la interferencia de escritura y, por lo tanto, puede utilizarse a mayor densidad. [ 8 ]

Un artículo de revisión [ 9 ] detalla los materiales y los desafíos asociados con la MRAM en geometría perpendicular. Los autores describen un nuevo término llamado "Pentalema", que representa un conflicto entre cinco requisitos diferentes: corriente de escritura, estabilidad de los bits, legibilidad, velocidad de lectura/escritura e integración del proceso con CMOS. Se analiza la selección de materiales y el diseño de la MRAM para cumplir con dichos requisitos.

Comparación con otros sistemas

Densidad

El principal factor que determina el coste de un sistema de memoria es la densidad de sus componentes. Componentes más pequeños y en menor cantidad permiten integrar más celdas en un solo chip, lo que a su vez significa que se puede producir más a partir de una sola oblea de silicio. Esto mejora el rendimiento, que está directamente relacionado con el coste.

La memoria DRAM utiliza un pequeño condensador como elemento de memoria, cables para conducir la corriente eléctrica y un transistor para controlarla; se la conoce como celda "1T1C". Esto convierte a la DRAM en la memoria RAM de mayor densidad disponible actualmente y, por lo tanto, en la más económica, razón por la cual se utiliza en la mayoría de las memorias RAM de los ordenadores.

La MRAM tiene una estructura física similar a la DRAM y, a menudo, requiere un transistor para la operación de escritura (aunque no es estrictamente necesario). La reducción de la densidad de transistores conlleva necesariamente una menor corriente disponible, lo que podría limitar el rendimiento de la MRAM en nodos avanzados.

Consumo de energía

Dado que los condensadores utilizados en la DRAM pierden su carga con el tiempo, los módulos de memoria que la emplean deben actualizar todas las celdas de sus chips varias veces por segundo, leyendo cada una y reescribiendo su contenido. A medida que disminuye el tamaño de las celdas de la DRAM, es necesario actualizarlas con mayor frecuencia, lo que conlleva un mayor consumo de energía.

En contraste, la MRAM nunca requiere una actualización. Esto significa que no solo conserva su memoria con la alimentación apagada, sino que tampoco hay un consumo constante de energía. Si bien el proceso de lectura en teoría requiere más energía que el mismo proceso en una DRAM, en la práctica la diferencia parece ser muy cercana a cero. Sin embargo, el proceso de escritura requiere más energía para superar el campo existente almacenado en la unión, variando de tres a ocho veces la energía requerida durante la lectura. [ 10 ] [ 11 ] Aunque la cantidad exacta de ahorro de energía depende de la naturaleza del trabajo  (una escritura más frecuente requerirá más energía), en general, los defensores de la MRAM esperan un consumo de energía mucho menor (hasta un 99 % menos) en comparación con la DRAM. Las MRAM basadas en STT eliminan la diferencia entre lectura y escritura, reduciendo aún más los requisitos de energía.

También conviene comparar la MRAM con otro sistema de memoria común  : la memoria flash . Al igual que la MRAM, la memoria flash no pierde su memoria al interrumpirse la alimentación, lo que la hace muy común en aplicaciones que requieren almacenamiento persistente. En cuanto a los requisitos de energía para la lectura, la memoria flash y la MRAM son muy similares. Sin embargo, la memoria flash se reescribe mediante un pulso de voltaje intenso (aproximadamente 10 V) que se almacena en una bomba de carga , lo que consume mucha energía y tiempo. Además, el pulso de corriente degrada físicamente las celdas de memoria flash, lo que significa que solo se puede escribir en ella un número limitado de veces antes de que deba reemplazarse.

En cambio, la memoria MRAM requiere solo un poco más de energía para escribir que para leer, y no produce cambios en el voltaje, lo que elimina la necesidad de una bomba de carga. Esto se traduce en un funcionamiento mucho más rápido, un menor consumo de energía y una vida útil prácticamente ilimitada.

retención de datos

La MRAM se suele promocionar como una memoria no volátil. Sin embargo, la MRAM de alta capacidad más utilizada actualmente, la memoria de par de transferencia de espín, ofrece una mejor retención a costa de un mayor consumo de energía, es decir , una mayor corriente de escritura. En particular, la corriente de escritura crítica (mínima) es directamente proporcional al factor de estabilidad térmica Δ. [ 12 ] La retención, a su vez, es proporcional a exp(Δ). Por lo tanto, la retención se degrada exponencialmente al disminuir la corriente de escritura.

Velocidad

El rendimiento de la memoria de acceso aleatorio dinámico (DRAM) está limitado por la velocidad a la que se puede descargar (para lectura) o almacenar (para escritura) la carga almacenada en las celdas. El funcionamiento de la MRAM se basa en la medición de voltajes en lugar de cargas o corrientes, por lo que se necesita menos "tiempo de estabilización". Investigadores de IBM han demostrado dispositivos MRAM con tiempos de acceso del orden de 2  ns, algo mejores que incluso las DRAM más avanzadas construidas con procesos mucho más nuevos. [ 13 ] Un equipo del Instituto Federal Alemán de Física y Tecnología (Physikalisch-Technische Bundesanstalt) ha demostrado dispositivos MRAM con  tiempos de estabilización de 1 ns, mejores que los límites teóricos actualmente aceptados para la DRAM, aunque la demostración fue de una sola celda. [ 14 ] Las diferencias con respecto a la memoria flash son mucho más significativas, con velocidades de escritura hasta miles de veces más rápidas. Sin embargo, estas comparaciones de velocidad no son para corrientes iguales. La memoria de alta densidad requiere transistores pequeños con corriente reducida, especialmente cuando se construye para una baja fuga en espera. En tales condiciones, los tiempos de escritura inferiores a 30  ns pueden no alcanzarse con tanta facilidad. En particular, para lograr una estabilidad de reflujo de soldadura de 260  °C durante 90 segundos,  se han requerido pulsos de 250 ns. [ 15 ] Esto se relaciona con el elevado requisito de estabilidad térmica que incrementa la tasa de error de bits de escritura. Para evitar la ruptura por corriente elevada, se necesitan pulsos más largos.

Para la memoria MRAM STT perpendicular, el tiempo de conmutación está determinado principalmente por la estabilidad térmica Δ y la corriente de escritura. [ 16 ] Un Δ mayor (mejor para la retención de datos) requeriría una corriente de escritura mayor o un pulso más largo. Una combinación de alta velocidad y retención adecuada solo es posible con una corriente de escritura suficientemente alta.

La única tecnología de memoria actual que compite fácilmente con la MRAM en términos de rendimiento a una densidad comparable es la memoria de acceso aleatorio estática (SRAM). La SRAM consta de una serie de transistores dispuestos en un biestable , que mantiene uno de dos estados mientras se le suministra energía. Dado que los transistores requieren muy poca energía, su tiempo de conmutación es muy bajo. Sin embargo, como una celda SRAM consta de varios transistores, normalmente cuatro o seis, su densidad es mucho menor que la de la DRAM. Esto la hace costosa, razón por la cual se utiliza solo para pequeñas cantidades de memoria de alto rendimiento, principalmente la caché de la CPU en casi todos los diseños modernos de unidades centrales de procesamiento .

Si bien la MRAM no es tan rápida como la SRAM, su velocidad es lo suficientemente cercana como para resultar interesante incluso en esta función. Dada su mayor densidad, un diseñador de CPU podría inclinarse por usar MRAM para ofrecer una caché mucho más grande pero algo más lenta, en lugar de una más pequeña pero más rápida. Queda por ver cómo evolucionará esta disyuntiva en el futuro.

Resistencia

La durabilidad de la MRAM se ve afectada por la corriente de escritura, al igual que la retención y la velocidad, así como por la corriente de lectura. Cuando la corriente de escritura es suficientemente grande para la velocidad y la retención, es necesario considerar la probabilidad de ruptura de la MTJ. [ 17 ] Si la relación corriente de lectura/corriente de escritura no es lo suficientemente pequeña, la perturbación de lectura se vuelve más probable, es decir, ocurre un error de lectura durante uno de los muchos ciclos de conmutación. La tasa de error de perturbación de lectura viene dada por

1−exp⁡(−trmiadτexp⁡(Δ(1−Irmiad/Idorit)){\displaystyle 1-\exp \left(-{\frac {t_{read}}{\tau \exp(\Delta (1-I_{read}/I_{crit})}}\right)},

donde τ es el tiempo de relajación (1 ns) e I crit es la corriente de escritura crítica. [ 18 ] Una mayor resistencia requiere una corriente suficientemente bajaIrmiad/Idorit{\displaystyle I_{read}/I_{crit}}. Sin embargo, una lectura más baja también reduce la velocidad de lectura. [ 19 ]

La durabilidad está limitada principalmente por la posible ruptura de la fina capa de MgO. [ 20 ] [ 21 ]

En general

La MRAM ofrece un rendimiento similar al de la SRAM, gracias al uso de una corriente de escritura suficiente. Sin embargo, esta dependencia de la corriente de escritura también dificulta su competencia con la mayor densidad comparable a la de la DRAM y la memoria Flash convencionales. No obstante, existen algunas oportunidades para la MRAM donde no es necesario maximizar la densidad. Desde un punto de vista de la física fundamental, el enfoque de par de transferencia de espín para la MRAM está sujeto a un "rectángulo de la muerte" formado por los requisitos de retención, durabilidad, velocidad y potencia, como se mencionó anteriormente.

Si bien la relación potencia-velocidad es universal para los dispositivos electrónicos, la relación durabilidad-retención a alta corriente y la degradación de ambas a baja Δ es problemática. La durabilidad está limitada principalmente a 10⁸ ciclos . [ 22 ]

Alternativas a la MRAM

Los ciclos de escritura limitados de la memoria Flash y la EEPROM representan un grave problema para cualquier aplicación similar a la RAM. Además, la alta potencia necesaria para escribir en las celdas supone un inconveniente en los nodos de bajo consumo, donde se suele utilizar RAM no volátil. La potencia también requiere tiempo para acumularse en un dispositivo conocido como bomba de carga , lo que ralentiza drásticamente la escritura en comparación con la lectura, llegando a ser tan solo 1/1000 de rápida. Si bien la MRAM se diseñó para abordar algunos de estos problemas, existen otros dispositivos de memoria nuevos en producción o propuestos para solucionar estas deficiencias.

Hasta la fecha, el único sistema similar que ha entrado en producción a gran escala es la memoria RAM ferroeléctrica , o F-RAM (a veces denominada FeRAM).

También se observa un renovado interés en la memoria de silicio-óxido-nitruro-óxido-silicio ( SONOS ) y la ReRAM . La 3D XPoint también ha estado en desarrollo, pero se sabe que tiene un presupuesto de energía mayor que la DRAM. [ 23 ]

Historia

Primera  oblea de MRAM de 200 mm y 1 Mb, fabricada por Motorola , 2001.
  • 1955  — La memoria de núcleo magnético tenía el mismo principio de lectura y escritura que la MRAM.
  • 1984  — Arthur V. Pohm y James M. Daughton, mientras trabajaban para Honeywell , desarrollaron los primeros dispositivos de memoria de magnetoresistencia. [ 24 ] [ 25 ]
  • 1988  — Los científicos europeos ( Albert Fert y Peter Grünberg ) descubrieron el " efecto magnetorresistivo gigante " en estructuras de película delgada. [ 26 ]
  • 1989  — Pohm y Daughton dejaron Honeywell para formar Nonvolatile Electronics, Inc. (más tarde renombrada como NVE Corp.) sublicenciando la tecnología MRAM que habían creado. [ 24 ]
  • 1995  — Motorola (que más tarde se convertiría en Freescale Semiconductor y posteriormente en NXP Semiconductors ) inicia el trabajo de desarrollo de MRAM.
  • 1996  — Se propone la transferencia de par de giro [ 27 ] [ 28 ]
  • 1997  — Sony publicó la primera solicitud de patente japonesa para SPINOR (memoria RAM ortogonal no volátil de inyección polarizada por espín), precursora de la memoria RAM STT. [ 29 ]
  • 1998  — Motorola desarrolla  un chip de prueba MRAM de 256 Kb. [ 30 ]
  • 2000  — IBM e Infineon establecieron un programa conjunto de desarrollo de MRAM.
  • 2000 — Primera patente de transferencia de par de espín  del laboratorio Spintec .
  • 2002
    • NVE anuncia un intercambio tecnológico con Cypress Semiconductor.
    • Patente de interruptor concedida a Motorola [ 31 ]
  • 2003  —  Se presentó un chip MRAM de 128 kbit, fabricado con un  proceso litográfico de 180 nm.
  • 2004
    • Junio  ​​— Infineon presentó un prototipo de 16 Mbit, fabricado con un  proceso litográfico de 180 nm.
    • Septiembre  : La memoria MRAM se convierte en un producto estándar en Freescale.
    • Octubre  — Los desarrolladores taiwaneses de MRAM presentan  componentes de 1 Mbit en TSMC .
    • Octubre  : Micron abandona la memoria MRAM y estudia otras opciones de memoria.
    • Diciembre  — TSMC, NEC y Toshiba describen nuevas celdas MRAM.
    • Diciembre  — Renesas Technology promueve una tecnología MRAM de alto rendimiento y alta fiabilidad.
    • Primera observación del laboratorio Spintech sobre la conmutación asistida térmicamente (TAS) como método para la memoria MRAM.
    • Se funda Crocus Technology ; la empresa es desarrolladora de MRAM de segunda generación.
  • 2005
    • Enero  — Cypress Semiconductor presenta muestras de MRAM, utilizando la propiedad intelectual de NVE.
    • Marzo  — Cypress venderá su filial MRAM.
    • Junio  ​​— Honeywell publica la hoja de datos de su memoria MRAM de 1 Mbit resistente a la radiación, fabricada mediante un  proceso litográfico de 150 nm.
    • Agosto  — Récord de MRAM: la celda de memoria funciona a 2  GHz.
    • Noviembre  — Renesas Technology y Grandis colaboran en el desarrollo de  memoria MRAM de 65 nm que emplea transferencia de par de espín (STT).
    • Noviembre  — NVE recibe una subvención SBIR para investigar la memoria criptográfica a prueba de manipulaciones. [ 32 ]
    • Diciembre  — Sony anunció Spin-RAM, la primera memoria MRAM de transferencia de par de espín producida en laboratorio, que utiliza una corriente polarizada por espín a través de la capa de magnetoresistencia de túnel para escribir datos. Este método consume menos energía y es más escalable que la MRAM convencional. Con los avances en materiales, este proceso debería permitir densidades superiores a las posibles en la DRAM.
    • Diciembre  — Freescale Semiconductor Inc. presenta una memoria MRAM que utiliza óxido de magnesio en lugar de óxido de aluminio, lo que permite una barrera de túnel aislante más delgada y una mejor resistencia de bits durante el ciclo de escritura, reduciendo así la corriente de escritura necesaria.
    • El laboratorio Spintec otorga a Crocus Technology una licencia exclusiva sobre sus patentes.
  • 2006
    • Febrero  — Toshiba y NEC anunciaron un  chip MRAM de 16 Mbit con un nuevo diseño de "bifurcación de potencia". Alcanza una velocidad de transferencia de 200  Mbit/s, con un tiempo de ciclo de 34 ns, el mejor rendimiento de cualquier chip MRAM. También cuenta con el tamaño físico más pequeño de su clase  (78,5 milímetros cuadrados  ) y un bajo requisito de voltaje de 1,8 voltios. [ 33 ]
    • Julio  — El 10 de julio, Austin, Texas  — Freescale Semiconductor comienza a comercializar un chip MRAM de 4 Mbit, que se vende por aproximadamente $25.00 por chip. [ 34 ] [ 35 ]
  • 2007
    • La I+D se centra en la memoria RAM de par de transferencia de espín (SPRAM).
    • Febrero  — La Universidad de Tohoku y Hitachi desarrollaron un prototipo de chip de RAM no volátil de 2 Mbit que emplea conmutación de par de transferencia de espín. [ 36 ]
    • Agosto  — "IBM y TDK se asocian en la investigación de memoria magnética sobre conmutación de par de transferencia de espín" IBM y TDK reducirán el costo y aumentarán el rendimiento de la MRAM con la esperanza de lanzar un producto al mercado. [ 37 ]
    • Noviembre  — Toshiba aplicó y demostró la conmutación de par de transferencia de espín con un dispositivo MTJ de anisotropía magnética perpendicular. [ 38 ]
    • Noviembre  — NEC desarrolla la MRAM compatible con SRAM más rápida del mundo con una velocidad de operación de 250  MHz. [ 39 ]
  • 2008
    • El satélite japonés SpriteSat utilizará MRAM de Freescale para reemplazar los componentes SRAM y FLASH [ 40 ].
    • Junio  ​​— Samsung y Hynix se asocian en STT-MRAM [ 41 ]
    • Junio  ​​— Freescale escinde sus operaciones de MRAM como la nueva empresa Everspin [ 42 ] [ 43 ]
    • Agosto  — Científicos alemanes han desarrollado una memoria MRAM de próxima generación que, según se afirma, funciona tan rápido como lo permiten los límites fundamentales de rendimiento, con ciclos de escritura inferiores a 1 nanosegundo.
    • Noviembre  — Everspin anuncia paquetes BGA  y una familia de productos de 256 Kb a 4  Mb [ 44 ]
  • 2009
    • Junio  ​​— Hitachi y la Universidad de Tohoku demostraron una RAM de par de transferencia de espín (SPRAM) de 32 Mbit. [ 45 ]
    • Junio  ​​— Crocus Technology y Tower Semiconductor anuncian un acuerdo para trasladar la tecnología de proceso MRAM de Crocus al entorno de fabricación de Tower [ 46 ].
    • Noviembre  — Everspin lanza la familia de productos SPI MRAM [ 47 ] y envía las primeras muestras de MRAM integradas.
  • 2010
    • Abril  — Everspin lanza  una densidad de 16 Mb [ 48 ] [ 49 ]
    • Junio  : Hitachi y Tohoku Univ anuncian SPRAM multinivel [ 50 ]
  • 2011
    • Marzo  — PTB, Alemania, anuncia  un ciclo de escritura inferior a 500 ps (2 Gbit/s) [ 51 ]
  • 2012
  • 2013
    • Noviembre  — Buffalo Technology y Everspin anuncian una nueva unidad SSD SATA III industrial que incorpora la memoria MRAM Spin-Torque (ST-MRAM) de Everspin como memoria caché. [ 55 ]
  • 2014
    • Enero  — Investigadores anuncian la capacidad de controlar las propiedades magnéticas de nanopartículas antiferromagnéticas de núcleo/capa utilizando únicamente cambios de temperatura y campo magnético. [ 56 ]
    • Octubre — Everspin se asocia con GlobalFoundries para producir ST-MRAM en  obleas de 300 mm. [ 57 ]
  • 2016
    • Abril  — Kim Ki-nam, jefe de semiconductores de Samsung, afirma que Samsung está desarrollando una tecnología MRAM que "estará lista pronto". [ 58 ]
    • Julio  — IBM y Samsung informan sobre un dispositivo MRAM capaz de reducir su tamaño a 11  nm con una corriente de conmutación de 7,5 microamperios a 10 ns. [ 59 ]
    • Agosto  — Everspin anunció que estaba enviando muestras de la primera  ST-MRAM de 256 Mb de la industria a sus clientes. [ 60 ]
    • Octubre  — Avalanche Technology se asocia con Sony Semiconductor Manufacturing para fabricar STT-MRAM en  obleas de 300 mm, basándose en "una variedad de nodos de fabricación". [ 61 ]
    • Diciembre  — Inston y Toshiba presentan de forma independiente resultados sobre MRAM controlada por voltaje en la Reunión Internacional de Dispositivos Electrónicos . [ 62 ]
  • 2019
    • Enero — Everspin comienza a enviar muestras de chips STT-MRAM de  1 Gb y 28 nm . [ 63 ] 
    • Marzo — Samsung inicia la producción comercial de su primera STT-MRAM integrada basada en un  proceso de 28 nm. [ 64 ]
    • Mayo — Avalanche se asocia con United Microelectronics Corporation para desarrollar y producir conjuntamente MRAM integrada basada en el  proceso de fabricación CMOS de 28 nm de esta última. [ 65 ]
  • 2020
    • Diciembre — IBM anuncia un  nodo MRAM de 14 nm. [ 66 ]
  • 2021

Aplicaciones

Las posibles aplicaciones prácticas de la MRAM incluyen prácticamente cualquier dispositivo que tenga algún tipo de memoria en su interior, como sistemas aeroespaciales y militares, cámaras digitales , ordenadores portátiles , tarjetas inteligentes , teléfonos móviles , estaciones base celulares, ordenadores personales , sustitución de SRAM con respaldo de batería , memorias especializadas para el registro de datos ( soluciones de caja negra ), reproductores multimedia y lectores de libros, etc.

Véase también

Referencias

  1. ↑ Estados Unidos 4731757A , "Memoria magnetoresistiva que incluye celdas de almacenamiento de película delgada con extremos cónicos" 
  2. ↑ Akerman, J. (2005). " FÍSICA APLICADA: Hacia una memoria universal". Science . 308 (5721): 508– 510. doi : 10.1126/science.1110549 . PMID 15845842. S2CID 60577959 .  
  3. ↑ Fuxi, Gan; Yang, Wang (9 de febrero de 2015). Almacenamiento de datos a nanoescala: avances y aplicaciones . CRC Press. ISBN 978-981-4613-20-0– vía Google Libros.
  4. ↑ Engel, BN; Akerman, J.; Butcher, B.; Dave, RW; Deherrera, M.; Durlam, M.; Grynkewich, G.; Janesky, J.; Pietambaram, SV; Rizzo, ND; Slaughter, JM; Smith, K.; Sun, JJ; Tehrani, S. (2005). "Una MRAM de conmutación de 4 Mb basada en un nuevo método de bits y conmutación". IEEE Transactions on Magnetics . 41 (1): 132. Bibcode : 2005ITM....41..132E . doi : 10.1109/TMAG.2004.840847 . S2CID 38616311 . 
  5. ↑ "Renesas y Grandis colaborarán en el desarrollo de MRAM de 65 nm mediante transferencia de par de espín" , 1 de diciembre de 2005.
  6. ↑ "Menor corriente de conmutación para la transferencia de par de espín en dispositivos de almacenamiento magnético como la memoria de acceso aleatorio magnetoresistiva (MRAM)" . Universidad de Minnesota. Archivado del original el 12 de octubre de 2015. Recuperado el 15 de agosto de 2011 .
  7. ↑ Y. Huai, "Spin-Transfer Torque MRAM (STT-MRAM): Desafíos y perspectivas", Boletín de la AAPPS, diciembre de 2008, vol. 18, n.º 6, pág. 33.
  8. ↑ "Cómo funciona la MRAM" .
  9. ↑ Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "Materiales con anisotropía magnética perpendicular para memoria de acceso aleatorio magnética" . Physica Status Solidi RRL . 5 (12): 413. Bibcode : 2011PSSRR...5..413S . doi : 10.1002/pssr.201105420 . S2CID 98626346 . 
  10. ↑ Gallagher, WJ; Parkin, SSP (24 de enero de 2006). "Desarrollo de la MRAM de unión túnel magnética en IBM: desde las primeras uniones hasta un chip demostrador de MRAM de 16 Mb" . IBM.
  11. ↑ Desikan, Rajagopalan; et al. (27 de septiembre de 2002). "MRAM en chip como reemplazo de alto ancho de banda y baja latencia para las memorias físicas DRAM" (PDF) . Departamento de Ciencias de la Computación, Universidad de Texas en Austin. 
  12. ↑ "Consideraciones sobre área, potencia y latencia de la STT-MRAM como sustituto de la memoria principal" (PDF) .
  13. ↑ "Pasado, presente y futuro de la MRAM" , NIST Magnetic Technology, 22 de julio de 2003
  14. ↑ Kate McAlpine, "El truco del giro apunta a la RAM más rápida hasta la fecha" , NewScientist , 13 de agosto de 2008
  15. ^ L. Thomas y otros, S3S 2017
  16. ↑ Khvalkovskiy, AV; Apalkov, D.; Watts, S.; Chepulskii, R.; Beach, R S.; Ong, A.; Tang, X.; Driskill-Smith, A.; Butler, WH; Visscher, PB; Lottis, D.; Chen, E.; Nikitin, V.; Krounbi, M. (2013). "Principios básicos del funcionamiento de las celdas STT-MRAM en matrices de memoria". Journal of Physics D: Applied Physics . 46 (7) 074001. Bibcode : 2013JPhD...46g4001K . doi : 10.1088/0022-3727/46/7/074001 . S2CID 110519121 . 
  17. ↑ Schäfers, M.; Drewello, V.; Reiss, G.; Tomás, A.; Thiel, K.; Eilers, G.; Münzenberg, M.; Schuhmann, H.; Seibt, M. (2009). "Avería eléctrica en uniones de barrera de túnel de MgO ultrafinas para conmutación de par de transferencia de espín". Letras de Física Aplicada . 95 (23): 232119. arXiv : 0907.3579 . Código Bib : 2009ApPhL..95w2119S . doi : 10.1063/1.3272268 . S2CID 119251634 . 
  18. ↑ Bishnoi, R.; Ebrahimi, M.; Oboril, F.; Tahoori, MB (2014). "Detección de fallos por perturbación de lectura en STT-MRAM". Conferencia Internacional de Pruebas de 2014. págs. 1–7 . doi : 10.1109/TEST.2014.7035342 . ISBN  978-1-4799-4722-5. S2CID 7957290 . 
  19. ↑ Chang, M.; Shen, S.; Liu, C.; Wu, C.; Lin, Y.; King, Y.; Lin, C.; Liao, H.; Chih, Y.; Yamauchi, H. (marzo de 2013). "Un amplificador de detección basado en muestreo de corriente de lectura aleatoria rápida tolerante al desplazamiento para memoria no volátil de corriente de celda pequeña". IEEE Journal of Solid-State Circuits . 48 (3): 864– 877. Bibcode : 2013IJSSC..48..864C . doi : 10.1109/JSSC.2012.2235013 . S2CID 23020634 . 
  20. ↑ "Ventanas de tiempo de escritura con limitación de fallos para STT-MRAM" . www.linkedin.com .
  21. ↑ JH Lim et al., "Investigación de la naturaleza estadístico-física de la ruptura dieléctrica del MgO en STT-MRAM en diferentes condiciones de funcionamiento", IEDM 2018.
  22. ↑ "StackPath" . 21 de marzo de 2018.
  23. ↑ Febrero de 2018, Paul Alcorn 26 (26 de febrero de 2018). "Lenovo habla sobre los DIMM 3D XPoint y Apache pasa al ThinkSystem SD650" . Tom's Hardware .{{cite web}}: CS1 maint: nombres numéricos: lista de autores ( enlace )
  24. 1 2 "James Daughton, Memoria de Acceso Aleatorio Magnetoresistiva (MRAM)" (PDF) .
  25. ↑ "NASA JPL, Estado de la tecnología MRAM" (PDF) .
  26. ↑ "GMR: Un gran salto para la investigación de IBM" . Archivado del original el 11 de enero de 2012.
  27. ↑ L Berger (octubre de 1996). "Emisión de ondas de espín por una multicapa magnética atravesada por una corriente". Physical Review B. 54 ( 13): 9353–8 . Bibcode : 1996PhRvB..54.9353B . doi : 10.1103/physrevb.54.9353 . PMID 9984672 . 
  28. ↑ Slonczewski, JC (octubre de 1996). "Excitación impulsada por corriente de multicapas magnéticas". Journal of Magnetism and Magnetic Materials . 159 ( 1–2 ): L1– L7. Bibcode : 1996JMMM..159L...1S . doi : 10.1016/0304-8853(96)00062-5 .
  29. ↑ Maiken, Eric. "Dispositivo de memoria de acceso aleatorio no volátil" . patents.google.com . Oficina de Patentes de Japón . Consultado el 20 de mayo de 2023 .
  30. ↑ NP Vasil'eva (octubre de 2003), "Dispositivos de memoria de acceso aleatorio magnético", Automation and Remote Control , 64 (9): 1369–85 , doi : 10.1023/a:1026039700433 , S2CID 195291447 
  31. ↑ States6633498 Estados Unidos 6633498 , Engel; Bradley N., Janesky; Jason Allen, Rizzo; Nicholas D., "Memoria de acceso aleatorio magnetoresistiva con campo de conmutación reducido" 
  32. ↑ "Búsqueda de premios de la NSF: Premio n.° 0539675 - Fase I del SBIR: Memoria de clave criptográfica sensible a manipulaciones de remanencia cero" . www.nsf.gov .
  33. ↑ "Toshiba y NEC desarrollan la MRAM más rápida y de mayor densidad del mundo" (Comunicado de prensa). NEC Corporation. 7 de febrero de 2006. Consultado el 10 de julio de 2006 .
  34. ↑ "Freescale lidera la industria en la comercialización de la tecnología MRAM" (Comunicado de prensa). Freescale Semiconductor. 10 de julio de 2006. Archivado del original el 13 de octubre de 2007. Consultado el 10 de julio de 2006 .
  35. ↑ Lammers, David (7 de octubre de 2006). "El debut de MRAM marca la transición de la memoria" . EE Times.
  36. ↑ "Prototipo de chip de RAM no volátil de 2 Mbit que emplea el método de escritura por par de transferencia de espín" (Comunicado de prensa). Hitachi Ltd. 13 de febrero de 2007. Consultado el 13 de febrero de 2007 .
  37. ↑ "IBM y TDK lanzan un proyecto conjunto de investigación y desarrollo para MRAM avanzada" (Comunicado de prensa). IBM. 19 de agosto de 2007. Archivado del original el 13 de octubre de 2007. Consultado el 22 de agosto de 2007 .
  38. ↑ "Toshiba desarrolla un nuevo dispositivo MRAM que abre el camino a la capacidad de gigabits" (Comunicado de prensa). Toshiba Corporation. 6 de noviembre de 2007. Consultado el 6 de noviembre de 2007 .
  39. ↑ "NEC desarrolla la MRAM compatible con SRAM más rápida del mundo con una velocidad de operación de 250 MHz" (Comunicado de prensa). NEC Corporation. 30 de noviembre de 2007. Consultado el 1 de diciembre de 2007 .
  40. ↑ Greenemeier, Larry. "Satélite japonés, el primero en utilizar memoria magnética" . Scientific American .
  41. ↑ "Samsung y Hynix se asocian en STT-MRAM" . Archivado del original el 12 de noviembre de 2008. Consultado el 1 de octubre de 2008 .
  42. ↑ "Freescale lanza una empresa independiente para acelerar el negocio de MRAM" (PDF) (Comunicado de prensa). 29 de junio de 2008. Archivado del original (PDF) el 26 de julio de 2012.
  43. ↑ de la Merced, Michael J. (9 de junio de 2008). "Fabricante de chips anunciará la escisión de su unidad de memoria" . The New York Times .
  44. ↑ LaPedus, Mark (13 de noviembre de 2008). "La filial de MRAM de Freescale lanza nuevos dispositivos" . EE Times .
  45. ^ Takemura, R.; Kawahara, T.; Miura, K.; Yamamoto, H.; Hayakawa, J.; Matsuzaki, N.; Ono, K.; Yamanouchi, M.; Ito, K.; Takahashi, H.; Ikeda, S. (2009). "Spram 2t1r de 32 mb con controlador de escritura bidireccional localizado y celda de referencia ecualizada de matriz dual '1'/'0'" . 2009 Simposio sobre Circuitos VLSI . IEEE. págs. 84-85 . ISBN  978-1-4244-3307-0.
  46. ↑ "Noticias | Crocus Technology" . Archivado del original el 22 de abril de 2010.
  47. ↑ Johnson, R Colin (16 de noviembre de 2009). "Los chips MRAM se vuelven seriales en los medidores inteligentes" . EE Times .
  48. ↑ Ron Wilson (19 de abril de 2010). "La memoria MRAM de Everspin alcanza los 16 Mbits y se prepara para su uso integrado en SoC" . EDN.{{cite news}}: CS1 maint: servicio de archivado obsoleto ( enlace )
  49. ↑ David Manners (20 de abril de 2010). "Everspin lanza MRAM de 16 Mbit, volumen en julio" . Electronics Weekly.
  50. ↑ Motoyuki Ooishi; Electrónica Nikkei (23 de junio de 2010). " [ VLSI ] Hitachi y Tohoku Univ anuncian SPRAM celular multinivel : ¡Tech-On!" . Techon.nikkeibp.co.jp . Consultado el 9 de enero de 2014 . 
  51. ↑ "Almacenamiento de datos MRAM extremadamente rápido al alcance de la mano" (Comunicado de prensa). PTB. 8 de marzo de 2011. Consultado el 9 de marzo de 2011 .
  52. ↑ Charlie Demerjian (16 de noviembre de 2012). "Everspin hace realidad la ST-MRAM, LSI AIS 2012: Memoria no volátil con velocidades DDR3" . SemiAccurate.com.
  53. ↑ "Comunicado de prensa de Everspin" (PDF) . Archivado del original (PDF) el 30 de marzo de 2013.
  54. ↑ "MRAM controlada por voltaje: estado actual, desafíos y perspectivas" . EE Times .
  55. ↑ "Everspin ST-MRAM se incorpora para la memoria caché en la unidad SSD de Buffalo Memory" . Business Wire. 18 de noviembre de 2013. Consultado el 9 de enero de 2014 .
  56. ↑ "Un avance en nanopartículas magnéticas podría ayudar a reducir el almacenamiento digital" . Gizmag.com. 8 de enero de 2014. Consultado el 9 de enero de 2014 .
  57. ↑ "Everspin y GLOBALFOUNDRIES se asocian para suministrar obleas CMOS de 300 mm totalmente procesadas con la tecnología ST-MRAM de Everspin" . GLOBALFOUNDRIES (Comunicado de prensa). 27 de octubre de 2014. Archivado del original el 24 de septiembre de 2020. Consultado el 22 de agosto de 2020 .
  58. ↑ Kim, Yoo-chul (20 de abril de 2016). "Cheil Worldwide adquiere Founded" . Koreatimes.co.kr . Korea Times . Consultado el 27 de junio de 2016 .«Sí, Samsung comercializará las memorias MRAM y ReRAM según nuestro propio calendario. Estamos en ello y pronto estaremos listos», declaró Kim a los periodistas.
  59. ↑ "Investigadores celebran el 20.º aniversario de la invención de la memoria MRAM Spin Torque de IBM demostrando su escalabilidad para la próxima década — IBM Blog Research" . IBM Blog Research . 7 de julio de 2016. Consultado el 11 de julio de 2016 . 
  60. ↑ Strong, Scott (5 de agosto de 1026). "Everspin anuncia el envío de muestras de la primera MRAM de par de giro perpendicular de 256 Mb de la industria a sus clientes" . The SSD Review .
  61. ↑ "Sony revelada como fundición de MRAM para Avalanche" . eeNews Analog . 31 de octubre de 2016. Consultado el 22 de agosto de 2020 .
  62. ↑ "IEDM: La RAM magnética debuta como NVM integrada de 28 nm | EETE Analog" . EE Times . Archivado del original el 3 de marzo de 2017. Consultado el 3 de marzo de 2017 .
  63. ↑ "Everspin comienza a enviar muestras a clientes de sus chips STT-MRAM de 1 Gb y 28 nm | MRAM-Info" . www.mram-info.com . Consultado el 3 de diciembre de 2019 .
  64. ↑ "Samsung dice que está enviando MRAM integrada de 28 nm" . EE Times .
  65. ↑ "UMC y Avalanche Technology se asocian para el desarrollo de MRAM y la producción de 28 nm" . Avalanche Technology . 6 de agosto de 2018. Consultado el 22 de agosto de 2020 .
  66. ↑ "IBM revelará el primer nodo STT-MRAM de 14 nm del mundo" . 15 de diciembre de 2020. Consultado el 17 de diciembre de 2020 .
  67. ↑ "TSMC muestra su hoja de ruta tecnológica de eMRAM | MRAM-Info" . www.mram-info.com . Consultado el 16 de mayo de 2021 .
  68. ↑ Chia-nan, Lin. "Investigadores locales crean un dispositivo MRAM avanzado" . www.taipeitimes.com . Taipei Times . Consultado el 9 de noviembre de 2021 .
  • Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "Materiales con anisotropía magnética perpendicular para memoria de acceso aleatorio magnética" . Physica Status Solidi RRL . 5 (12): 413. Bibcode : 2011PSSRR...5..413S . doi : 10.1002/pssr.201105420 . S2CID 98626346 . 
  • Butner, Richard (2001). "MRAM" . Investigación de IBM .
  • Akerman, J. (2005). " FÍSICA APLICADA: Hacia una memoria universal". Science . 308 (5721): 508– 510. doi : 10.1126/science.1110549 . PMID 15845842. S2CID 60577959 .  
  • Allwood, DA; Xiong, G.; Faulkner, CC; Atkinson, D.; Petit, D.; Cowburn, RP (2005). "Lógica de pared de dominio magnético". Science . 309 (5741): 1688– 92. Bibcode : 2005Sci...309.1688A . doi : 10.1126/science.1108813 . PMID 16151002 . S2CID 23385116 .  
  • Artículo de Wired News de febrero de 2006. Archivado el 21 de agosto de 2008 en Wayback Machine.
  • Comunicado de prensa de NEC de febrero de 2006
  • Artículo de noticias de la BBC de julio de 2006.
  • Memoria MRAM de Freescale: un análisis exhaustivo de agosto de 2006.
  • MRAM: El nacimiento de la supermemoria : Un artículo y una entrevista con Freescale sobre su tecnología MRAM.
  • Applet de par de espín : un applet que ilustra los principios subyacentes a la transferencia de par de espín en memorias MRAM.
  • Nuevo récord de velocidad para memorias magnéticas : artículo de The Future of Things
  • Bhatti, Sabpreet; Sbiaa, Rachid; Hirohata, Atsufumi; Oh no, Hideo; Fukami, Shunsuke; Piramanayagam, SN (2017). "Memoria de acceso aleatorio basada en espintrónica: una revisión" . Materiales hoy . 20 (9): 530– 548. doi : 10.1016/j.mattod.2017.07.007 . hdl : 10356/146755 .
Lecturas relacionadas
6 articulos
Memoria de acceso aleatorio no volátilMemoria de acceso aleatorio no volátilLa memoria de acceso aleatorio no volátil ( NVRAM ) es una memoria de acceso aleatorio que retiene los datos sin necesidad de alimentación eléctric...dominio magnéticodominio magnéticoUn dominio magnético es una región dentro de un material magnético en la que la magnetización tiene una dirección uniforme. Esto significa que los ...Memoria universalMemoria universalLa memoria universal se refiere a un dispositivo de almacenamiento de datos informáticos que combina las ventajas económicas de la DRAM , la veloci...Flash memoryFlash memoryFlash memory A disassembled USB flash drive in 2005. The chip on the left is flash memory. The controller is on the right. Flash memory is an elect...Memoria dinámica de acceso aleatorioMemoria dinámica de acceso aleatorioLa memoria dinámica de acceso aleatorio ( RAM dinámica o DRAM ) es un tipo de memoria semiconductora de acceso aleatorio que almacena cada bit de d...Memoria de acceso aleatorioMemoria de acceso aleatorioLa memoria de acceso aleatorio ( RAM ; / r æ m / ) es una forma de memoria electrónica de computadora que se puede leer y cambiar en cualquier orde...