Hispanopedia WikiEl protocolo MERSI es un protocolo de coherencia de caché y coherencia de memoria utilizado por el PowerPC G4 . [ 1 ] El protocolo consta de cinco estados: Modificado (M), Exclusivo (E), Solo lectura o Reciente (R), Compartido (S) e Inválido (I). Los estados M, E, S e I son los mismos que en el protocolo MESI . El estado R es similar al estado E en que está restringido a ser la única copia limpia y válida de esos datos en el sistema informático. A diferencia del estado E, el procesador debe solicitar inicialmente la propiedad de la línea de caché en el estado R antes de poder modificarla y pasar al estado M. Tanto en el protocolo MESI como en el MERSI, la transición de E a M es silenciosa. [ 2 ]
Para cualquier par de cachés dado, los estados permitidos de una línea de caché determinada son los siguientes:
Referencias
- ↑ Nicoletta, C.; Alvarez, J.; Barkin, E.; Chai-Chin Chao; Johnson, BR; Lassandro, FM; Patel, P.; Reid, D.; Sanchez, H.; Seigel, J.; Snyder, M.; Sullivan, S.; Taylor, SA; Minh Vo (noviembre de 1999). "Un microprocesador RISC de 450 MHz con conjunto de instrucciones mejorado e interconexión de cobre". IEEE Journal of Solid-State Circuits . 34 (11): 1478– 1491. Bibcode : 1999IJSSC..34.1478N . doi : 10.1109/4.799852 .
- ↑ Patente estadounidense 6857051,
- Coherencia de caché
- Cálculo de stubs