Hispanopedia WikiLibre-SOC es un núcleo de procesador suave libre escrito originalmente por Luke Leighton y otros colaboradores, anunciado en la OpenPOWER Summit NA 2020. [2] Se adhiere al conjunto de instrucciones Power ISA 3.0 y se puede ejecutar en placas de matriz de puertas programables en campo , actualmente arrancando MicroPython y otras aplicaciones bare-metal.
El propósito de Libre-SOC es ser un sistema en un chip (SoC) con capacidad 3D y de video incorporada como parte de Power ISA , adecuado para computadoras de placa única , netbooks , dispositivos IoT y otros factores de forma pequeños , al tiempo que conserva un diseño completamente libre y abierto. [3]
El 23 de junio de 2024, Luke Leighton describió el proyecto como "efectivamente terminado".
Historia
Libre-SOC nació cuando Luke Leighton quería que existiera un sistema en chip completamente libre y gratuito . Inicialmente optó por una base RISC-V , pero luego cambió a OpenPOWER cuando pareció que se ajustaba mejor al proyecto. [4] [5] Es el segundo procesador escrito desde cero utilizando OpenPOWER ISA 3.0 y el primer núcleo libre que es completamente independiente de IBM .
El proyecto se financia principalmente a través de subvenciones de NLnet . [6] [7]
Aunque se está desarrollando como un "núcleo blando", el Libre-SOC se fabricará en 180 nm mediante el "Programa Open MPW Shuttle" de TSMC a través de Imec en 2021. [8] El ASIC terminado se envió a Imec en julio de 2021. [9]
Diseño
Libre-SOC es un núcleo de procesador escalar bi-endian de 64 bits que implementa un subconjunto del conjunto de instrucciones Power ISA 3.0. Tiene 32 registros de propósito general de 64 bits . Utiliza Wishbone para la interfaz de memoria.
El núcleo Libre-SOC será un diseño híbrido, basado en una versión aumentada precisa de la histórica microarquitectura CDC 6600 , [10] fusionando la computación tradicional de propósito general , vectorial y gráfica en una sola unidad de ejecución, reduciendo la complejidad y el tamaño del chip completo, así como simplificando el desarrollo del controlador 3D . [11] Esto constituye la necesidad de agregar una pequeña adición a la arquitectura del conjunto de instrucciones OpenPOWER llamada "Simple-V". [12] [13] SVP64, actualmente en borrador, [14] extiende los archivos de registro OpenPOWER a 128, incluidos los campos CR, para hacer frente a las cargas de trabajo modernas de 3D y video, lo que convierte a Libre-SOC en un procesador vectorial .
Al igual que Microwatt , el desarrollo inicial se realizó en alrededor de tres meses, incluida toda la funcionalidad de procesamiento de números enteros del conjunto de instrucciones; el mínimo indispensable para que fuera compatible, sin unidad de gestión de memoria ni unidad de punto flotante . El rápido desarrollo de Libre-SOC se debe, como en Microwatt, al uso significativo de prácticas de ingeniería de software que incluyen miles de pruebas unitarias [15] y el código fuente de Microwatt como diseño de referencia .
Libre-SOC es inusual porque está diseñado utilizando nMigen, un lenguaje de descripción de hardware (HDL) basado en Python . Además, para conservar la transparencia total asociada con "libre", el diseño ASIC [16] se realiza con coriolis2, una cadena de herramientas VLSI desarrollada y mantenida por el Laboratoire d'Informatique de Paris 6 de la Universidad de la Sorbona .
Implementación de hardware
Si bien Libre-SOC está tan desarrollado como un proyecto de software libre, el objetivo final es producir productos de hardware "duros" reales en lugar de las versiones sintetizadas "suaves" que reflejan el desarrollo real.
La primera versión dura del Libre-SOC está fabricada por TSMC en su nodo de 180 nm. El chip consta de 130.000 puertas lógicas , mide 5,5 × 5,9 mm2 y estará empaquetado en un encapsulado QFP de 128 pines . [9]
Véase también
Referencias
- ^ Williams, Chris (29 de agosto de 2019). "Obtenga aquí sus planos de núcleos de procesadores OpenPOWER de núcleo blando libres de regalías. Extra, extra: lea todo sobre ello". The Register .
- ^ OpenPOWER Summit NA 2020: La iniciativa LibreSOC: una CPU/VPU/GPU híbrida
- ^ Libre-SOC sigue perseverando en su objetivo de convertirse en un híbrido CPU/GPU 100 % de código abierto
- ^ El acelerador Libre RISC-V Vulkan apuntará a 25 FPS a 720p, 5~6 GFLOP
- ^ LibreSOC sigue esforzándose por producir una CPU/GPU híbrida de código abierto basada en OpenPOWER
- ^ El SoC Libre-RISCV
- ^ Se aprueban las subvenciones de NLNet, se está considerando la ISA de energía
- ^ Plano ASIC de 180 nm de Libre-SOC
- ^ ab "Libre-SOC 180nm Power ISA ASIC Submitted to Imec for Fabrication". openpowerfoundation.org . Archivado desde el original el 8 de julio de 2021 . Consultado el 26 de julio de 2023 .
- ^ Arquitectura del marcador 6600
- ^ Charla sobre Libre-SOC en XDC2020
- ^ Vectorización Simple-V para OpenPOWER ISA
- ^ El proyecto LibreSOC: Vectorización Simple-V. Por qué decidimos inventar un nuevo sistema Vector sobre OpenPOWER
- ^ Borrador de especificación SVP64
- ^ Pruebas unitarias de OpenPOWER ISA
- ^ Repositorio git de Libre-SOC para el diseño de GDS-II
Enlaces externos
- Página oficial de Libre-SOC
- Código fuente de Libre-SOC
- Lista OpenPOWER de implementaciones libres/abiertas de POWER ISA
- Artículos sobre Libre-SOC