Ken Batcher

Kenneth Edward Batcher ^[1] (27 de diciembre de 1935 – 22 de agosto de 2019) fue un académico estadounidense que fue profesor emérito de Ciencias de la Computación en la Universidad Estatal de Kent . También trabajó como arquitecto informático en Goodyear Aerospace en Akron, Ohio durante 28 años.

Kenneth Edward Batcher nació el 27 de diciembre de 1935 en Queens, Nueva York , hijo de Lois y Ralph Batcher. Sus padres se conocieron en la Universidad Estatal de Iowa y luego se mudaron a la ciudad de Nueva York después de graduarse. Su padre, Ralph R. Batcher, fue el ingeniero jefe de The AH Grebe Radio Company hasta su quiebra en 1932. ^[2]

Batcher se graduó de la Brooklyn Technical High School , ^[3] y luego de la Iowa State University con el título de BE en 1957. En 1964, Batcher recibió su doctorado en ingeniería eléctrica de la Universidad de Illinois .

Batcher murió en Stow, Ohio , el 22 de agosto de 2019, a la edad de 83 años. ^[4]

Entre los diseños en los que trabajó en Goodyear se encuentran:

• Procesador Massively Parallel (16.384 procesadores bit-serial personalizados {8 por chip} organizados en una matriz de procesadores SIMD de 128 x 128 con filas de CPU adicionales para tolerancia a fallas ) que se encontraba en el Centro de Vuelos Espaciales Goddard de la NASA y ahora se encuentra en el Instituto Smithsoniano . Esta unidad es anterior a la Máquina de Conexión de Thinking Machines Corporation de Danny Hillis
• Los conjuntos de procesadores asociativos Goodyear STARAN , una versión de los cuales (llamada ASPRO) se encontró en los aviones de radar Northrop Grumman E-2 Hawkeye de la Marina de los EE. UU .

Batcher publicó varios artículos técnicos y posee 14 patentes propias. "Descubrió dos algoritmos de ordenamiento paralelo: el mergesort de pares e impares y el mergesort bitónico". También es el descubridor del método de codificación de datos en una memoria de acceso aleatorio que permite accesos a lo largo de múltiples dimensiones. Estas memorias se utilizaron en los procesadores paralelos STARAN y MPP. ^{[3] [5]}

En 1980, recibió un premio Arnstein otorgado por Goodyear Aerospace Corporation por sus logros técnicos. ^[3]

En 1990, Batcher recibió el premio ACM / IEEE Eckert-Mauchly por su trabajo pionero en computadoras paralelas. Tiene 14 patentes.

En 2007, Batcher recibió el premio IEEE Seymour Cray Computer Engineering Award ; "por contribuciones teóricas y prácticas fundamentales a la computación masivamente paralela, incluidos algoritmos de clasificación paralela, redes de interconexión y diseños pioneros de las computadoras STARAN y MPP".

A Batcher se le atribuye el descubrimiento de dos importantes algoritmos de ordenamiento paralelo: el mergesort impar-par y el mergesort bitónico . ^{[6] [7]}

Batcher es conocido por su definición mitad seria, mitad humorística de que "Una supercomputadora es un dispositivo para convertir problemas limitados en computación en problemas limitados en E/S ".

• Redes de clasificación y sus aplicaciones , Conferencia informática conjunta de primavera de 1968, AFIPS Proc. vol. 32, págs. 307–314.

Como autor o coautor en “Artículos de revistas” ^[3]

• Sobre el número de estados estables en una red NOR , IEEE Trans. on Computers, vol. EC-14, no. 6, pp 931–932, diciembre de 1965.
• La memoria de acceso multidimensional en STARAN , IEEE Trans. on Computers, vol. C-26, no. 2, pp 174–177, febrero de 1977.
• Diseño de un procesador masivamente paralelo , IEEE Trans. on Computers, vol. C-29, no. 9, pp 836–840, septiembre de 1980.
• Sistemas de procesamiento paralelo bit-serial , IEEE Trans. on Computers, vol. C-31, núm. 5, pp 377–384, mayo de 1982.
• Adición de tolerancia a fallos múltiples a redes de cubo generalizadas , IEEE Trans. on Parallel and Distributed Systems vol. 5, núm. 8, págs. 785–792, agosto de 1994 (en coautoría con CJ Shih).
• Una red de ordenamiento por fusión de múltiples vías , IEEE Trans. on Parallel and Distributed Systems, vol. 6, núm. 2, págs. 211-215, febrero de 1995 (en coautoría con De-Lei Lee).
• Minimización de la comunicación en la clasificación bitónica , IEEE Trans. on Parallel and Distributed Systems, vol. 11, núm. 5, págs. 459–474, mayo de 2000 (en coautoría con Jae-Dong Lee).

• La computadora STARAN, Informe de estado del arte de Infotech sobre supercomputadoras , vol. 2, págs. 33–49, 1979.
• MPP: un procesador de imágenes de alta velocidad, computadoras paralelas algorítmicamente especializadas , editado por Snyder, Jamieson, Gannon y Siegel, Academic Press, 1985, págs. 59-68.
• Descripción general del sistema de procesador masivamente paralelo, The Massively Parallel Processor , editado por JL Potter, The MIT Press, 1985, págs. 142-149.
• Unidad de matriz, el procesador masivamente paralelo, editado por JL Potter, The MIT Press, 1985, págs. 150-169.
• Unidad de control de matriz, el procesador masivamente paralelo, editado por JL Potter, The MIT Press, 1985, págs. 170-190.
• Puesta en escena de la memoria, el procesador masivamente paralelo, editado por JL Potter, The MIT Press, 1985, págs. 191-204.
• Software del sistema MPP, el procesador masivamente paralelo editado por JL Potter, The MIT Press, 1985, págs. 261–275.
• Retrospectiva: Arquitectura de un procesador masivamente paralelo, 25 años de los simposios internacionales sobre arquitectura informática - Documentos seleccionados , editado por Gurindar Sohi, ACM Press, 1998, págs. 15-16. ^[3]

El número de patente va seguido del título y el año de emisión. ^[3]

• 3.183.363 Sistema de mecanización lógica , 1965 (varios inventores)
• 3.300.762 Aparato de resolución de respuesta múltiple , 1967
• 3.418.632 Medios para fusionar secuencias de datos , 1968
• 3.428.946 Medios para fusionar datos 1969
• 3.605.024 Aparato para desplazar datos en un registro largo , 1971
• 3.681.781 Método de almacenamiento y recuperación , 1972
• 3.711.692 Determinación del número de unos en un campo de datos mediante la adición , 1973
• 3.786.448 Memoria de acceso múltiple en alambre revestido , 1974 (varios inventores)
• 3.800.289 Memoria de estado sólido de acceso multidimensional , 1974
• Red de permutación 3.812.467 , 1974
• 3.936.806 Organización de procesadores asociativos de estado sólido , 1976
• 4.314.349 Elemento de procesamiento para procesadores de matriz paralela , 1982
• 4.727.474 Memoria de preparación para procesadores masivamente paralelos , 1988
• 5.153.843 Diseño de grandes redes de interconexión multietapa , 1992

• Ordenación por combinación de pares e impares del dosificador
• Clasificador bitónico

• Batcher, KE, "Diseño de un procesador masivamente paralelo", IEEE Transactions on Computers , Vol. C29, septiembre de 1980, 836–840.

• Página web de Batcher en la Universidad Estatal de Kent
• Universidad de Illinois (21 de febrero de 1962). REUNIÓN DEL CONSEJO DE ADMINISTRACIÓN DE LA UNIVERSIDAD DE ILLINOIS (PDF) . pág. 1351.

• Leonard Uhr. Arquitecturas multicomputadoras para inteligencia artificial: hacia sistemas rápidos, robustos y paralelos. — John Wiley & Sons, 1987. — 358 págs. — ISBN 9780471849797 . 
• Laxmikant V. Kalé, Edgar Solomonik Ordenación (anteriormente) // Enciclopedia de computación paralela : enciclopedia — Springer, 2011. — P. 1855–1861. — ISBN 978-0-387-09765-7 . 
• Selim G. Akl Bitonic Sort (anteriormente) // Enciclopedia de computación paralela : enciclopedia. — Springer, 2011. — P. 139–146. — ​​ISBN 978-0-387-09765-7 . 
• Sherenaz W. Al-Haj Baddar, Kenneth E. Batcher. Fusión bitónica // Diseño de redes de ordenación: un nuevo paradigma. — Springer, 2012. — С. 2–5. — 148 с. — ISBN 978-1461418504 . 
• Donald E. Knuth. Redes para ordenar // El arte de la programación informática. — 2. — Addison-Wesley, 1998. — Т. 3. — С. 212–247. — 780 с. — ISBN 9780201896855 . 
• Thomas H. Cormen, Charles E. Leiserson, Ronald L. Rivest, Clifford Stein. Clasificación bitónica // Introducción a los algoritmos. — 2. — MIT Press, 2001. — С. 608–611. — 984 años. — ISBN 9780070131514 . 
• Berthold Vöcking, Helmut Alt , Martin Dietzfelbinger, Rüdiger Reischuk, Christian Scheideler, Heribert Vollmer, Dorothea Wagner. Algoritmos desconectados. — Springer, 2010. — С. 36. — 406 с. — ISBN 9783642153280 . 
• El modelo SIMD de computación paralela. Robert Cypher, Jorge LC Sanz. — Springer, 2012. — С. 28. — 149 с. — ISBN 9783642153280 . 
• Maurice Herlihy, Nir Shavit. El arte de la programación multiprocesador, reimpresión revisada. — Elsevier, 2012. — С. 292. — 536 с. — ISBN 9780123977953 . 
• Russ Miller, Laurence Boxer. Ordenamiento bitónico en computadoras paralelas // Algoritmos secuenciales y paralelos: un enfoque unificado. — Cengage Learning, 2012. — С. 146–148. — 416 с. — ISBN 9781133366805 .