Hispanopedia Wiki
Articulo de referencia

IBM z10

128 KB data per core"},"l2cache":{"wt":"3 MB shared"},"l3cache":{"wt":"24 MB shared"}},"i":0}}]}"> El z10 es un chip microprocesador fabricado por IBM para sus computadoras cent...

Hispanopedia WikiContenido en espanolLectura gratuita

El z10 es un chip microprocesador fabricado por IBM para sus computadoras centrales System z10 , lanzado el 26 de febrero de 2008. [ 1 ] Durante su desarrollo se le denominó "z6". [ 2 ]

Descripción

El procesador implementa la arquitectura CISC z/Architecture y cuenta con cuatro núcleos . Cada núcleo dispone de una caché de instrucciones L1 de 64 KB , una caché de datos L1 de 128 KB y una caché L2 de 3 MB (denominada caché L1.5 por IBM). Además, incluye una caché L3 compartida de 24 MB (denominada caché L2 por IBM).

El chip mide 21,7 × 20,0  mm y consta de 993 millones de transistores fabricados con el proceso de fabricación SOI de 65 nm de IBM (CMOS 11S), que admite velocidades de 4,4 GHz o superiores , más del doble de la velocidad de reloj de los antiguos ordenadores centrales , con un ciclo FO4 de 15 .

Cada chip z10 tiene dos puertos de concentrador SMP de 48 GB /s (48 mil millones de bytes por segundo), cuatro puertos de memoria de 13 GB/s, dos puertos de E/S de 17 GB/s y 8765 contactos.

El procesador z10 fue desarrollado conjuntamente con el procesador POWER6 y comparte muchas características de diseño con él , como la tecnología de fabricación, el diseño lógico, la unidad de ejecución , las unidades de punto flotante, la tecnología de bus ( bus GX ) y el estilo de diseño de la tubería , es decir, una tubería de alta frecuencia, baja latencia, profunda (14 etapas en el z10) y en orden.

Sin embargo, los procesadores difieren considerablemente en otros aspectos, como la jerarquía y coherencia de la caché , la topología y el protocolo SMP , y la organización del chip. Las distintas arquitecturas de conjunto de instrucciones (ISA) dan como resultado núcleos muy diferentes : existen 894 instrucciones z10 únicas, el 75 % de las cuales se implementan completamente en hardware. La arquitectura z/Architecture es una arquitectura CISC , retrocompatible con la arquitectura IBM System/360 de la década de 1960.

Las adiciones a la arquitectura z/Architecture con respecto al procesador z9 EC anterior incluyen:

  • 50+ new instructions for improved code efficiency
  • Optimizaciones de caché de software/hardware
  • Compatibilidad con marcos de página de 1 MB
  • Implementación completa de la coma flotante decimal en hardware.

Se hace hincapié en la detección y recuperación de errores, con código de corrección de errores (ECC) en las cachés y búferes L2 y L3, y una exhaustiva comprobación de paridad en otras partes; en total, más de 20 000 verificadores de errores en el chip. El estado del procesador se almacena en búfer de forma que permite una reintento preciso del núcleo para casi todos los errores de hardware.

Control de almacenamiento

Aunque el procesador z10 cuenta con funciones integradas para el procesamiento simétrico multiprocesador (SMP), dispone de un chip auxiliar dedicado, denominado Chip Central SMP o Control de Almacenamiento (SC), que añade 24 MB de caché L3 externa y permite la comunicación con otros procesadores z10 y Chips Centrales a 48 GB/s. El Chip Central consta de 1600 millones de transistores y mide 20,8 × 21,4  mm, con 7984 interconexiones. Este diseño permite que cada procesador comparta la caché entre dos Chips Centrales, para un total potencial de 48 MB de caché L3 compartida.

Módulo multichip

Módulo multichip EC z10

En el sistema z10 Enterprise Class (EC), los procesadores z10 y los chips de control de almacenamiento (SC) están montados en módulos multichip (MCM). Cada sistema z10 EC puede tener hasta cuatro MCM. Un MCM consta de cinco procesadores z10 y dos chips SC, lo que suma un total de siete chips por MCM. Debido a la redundancia, problemas de fabricación y otras características operativas, no todos los núcleos están disponibles para el cliente. En los modelos E12, E26, E40 y E56 del sistema z10 EC, los MCM tienen 17 núcleos disponibles (uno, dos, tres y cuatro MCM respectivamente), y el modelo E64 tiene un MCM con 17 núcleos y tres con 20 núcleos.

Véase también

Referencias

  1. ↑ IBM System z: El futuro se ejecuta en la clase empresarial IBM System z10
  2. ↑ "IBM z6 - El microprocesador para mainframes de próxima generación" (PDF) . Consultado el 21 de junio de 2008 .
  • ¿Es el nuevo Z10 de IBM un producto importante?
  • Borrador del Libro Rojo: Introducción técnica al sistema IBM System z10 Enterprise Class
  • Hoja de datos del sistema IBM z10 Enterprise Class
  • IBM prepara el chip z6 de cuatro núcleos para mainframes – IT Jungle
  • Número especial de la revista IBM Journal of Research and Development sobre el sistema Z10