IBM A2

A2I es un núcleo multihilo simultáneo de 4 vías que implementa la especificación de plataforma integrada Power ISA v.2.06 Book III-E de 64 bits ^{[ 2 ]} con soporte para las características del hipervisor integrado . Fue diseñado para implementaciones con muchos núcleos y se centra en un alto rendimiento y muchos hilos simultáneos. A2I fue escrito en VHDL ^{[ 3 ]} .

El núcleo cuenta con 4×32 registros de propósito general (GPR) de 64 bits con soporte completo para el ordenamiento de bytes little-endian y big-endian, una caché de instrucciones y datos de 16  KB + 16  KB y es capaz de realizar multihilo de cuatro vías.

Cuenta con una unidad de predicción de bifurcaciones (BPU) de grano fino con ocho tablas de historial de bifurcaciones de 1024 entradas. La caché L1 es una  caché de datos asociativa por conjuntos de 16 KB y 8 vías, y una  caché de instrucciones asociativa por conjuntos de 16 KB y 4 vías. Ejecuta una sencilla tubería en orden capaz de emitir dos instrucciones por ciclo: una a la unidad aritmético-lógica (ALU) de 6 etapas y otra a la unidad de ejecución auxiliar (AXU) opcional.

Incluye una unidad de gestión de memoria, pero no una unidad de punto flotante (FPU). Estas funciones las gestiona la AXU, que admite un número ilimitado de macros estandarizadas o personalizadas, como unidades de punto flotante, unidades vectoriales, DSP, aceleradores multimedia y otras unidades con conjuntos de instrucciones y registros que no forman parte de la arquitectura Power ISA. El núcleo dispone de una unidad de interfaz de sistema para conectarse con otros núcleos integrados, con una interfaz de 256 bits para escritura de datos y una interfaz de 128 bits para lectura de instrucciones y datos a máxima velocidad.

El A2O es una versión ligeramente más moderna, escrita en Verilog , ^{[ 4 ]} utilizando el Power ISA v.2.07 Book III-E. ^{[ 5 ]} Está optimizado para el rendimiento de un solo núcleo y diseñado para alcanzar 3 GHz con tecnología de proceso de 45 nm. El A2O se diferencia de su hermano en que solo es multihilo bidireccional, tiene cachés L1 de datos e instrucciones de 32+32 kB y es capaz de ejecutar instrucciones fuera de orden .

Cuando se lanzó A2O, ningún producto real lo había utilizado.

El PowerEN (Power Edge of Network), o " procesador de velocidad de línea ", está diseñado como un híbrido entre los procesadores de red convencionales , que realizan conmutación y enrutamiento , y un procesador de servidor típico, que manipula y empaqueta datos. Fue presentado el 8 de febrero de 2010 en la ISSCC 2010 .

Cada chip utiliza el núcleo A2I y tiene 8  MB de caché , así como una multitud de motores específicos para tareas, además de los procesadores de propósito general, como aceleradores de XML , criptografía , compresión y expresiones regulares, cada uno con sus propias MMU, cuatro puertos Ethernet de 10 Gigabit y dos líneas PCIe . Se pueden conectar hasta cuatro chips en un sistema SMP sin chips de soporte adicionales. Se dice que los chips son extremadamente complejos, según Charlie Johnson, arquitecto jefe de IBM, ^{[ 9 ]} y utilizan 1430 millones de transistores en un tamaño de chip de 428  mm² fabricado con un proceso ^de 45 nm .

El procesador Blue Gene/Q es un chip de 18 núcleos que utiliza el núcleo A2I a 1,6  GHz con características especiales para cambio rápido de contexto de subprocesos, unidad de punto flotante SIMD cuádruple , red de chip a chip de toroide 5D y E/S externa de 2 GB/s. Los núcleos están conectados mediante un conmutador de barra transversal a la mitad de la velocidad del núcleo a una caché L2 eDRAM de 32 MB . La caché L2 es multiversión y admite memoria transaccional y ejecución especulativa . Un chip Blue Gene/Q tiene dos controladores de memoria DDR3 que funcionan a 1,33 GHz, admitiendo hasta 16 GB de RAM. ^{[ 10 ] [ 11 ]}  

Utiliza 16 núcleos para computación y un núcleo para servicios del sistema operativo. Este 17.º núcleo se encargará de las interrupciones , la E/S asíncrona , el control de flujo MPI y la funcionalidad RAS . El 18.º núcleo se utiliza como repuesto en caso de que alguno de los otros núcleos sufra daños permanentes (por ejemplo, durante la fabricación), pero se desactiva durante el funcionamiento. El chip Blue Gene/Q se fabrica con el proceso SOI de cobre de IBM a 45  nm, ofrece un rendimiento máximo de 204,8 GFLOPS a 1,6  GHz y consume unos 55 vatios. El chip tiene un tamaño de 19 × 19  mm (359,5  mm² ⁾ y utiliza 1470 millones de transistores.