Temporizador de eventos de alta precisión

El temporizador de eventos de alta precisión ( HPET ) es un temporizador de hardware disponible en las computadoras personales modernas compatibles con x86 . En comparación con los tipos de temporizadores más antiguos disponibles en la arquitectura x86, HPET permite un procesamiento más eficiente de aplicaciones altamente sensibles al tiempo, como la reproducción multimedia y el cambio de tareas del sistema operativo . Fue desarrollado conjuntamente por Intel y Microsoft y se ha incorporado a los chipsets de PC desde 2005. Anteriormente denominado por Intel como temporizador multimedia , ^{[ 1 ]} se seleccionó el término HPET para evitar confusiones con los temporizadores multimedia de software introducidos en las extensiones multimedia de Windows 3.0 . ^{[ 2 ]}

Los sistemas operativos más antiguos que no admiten un dispositivo HPET de hardware solo pueden usar funciones de temporización antiguas, como el temporizador de intervalo programable (PIT) o el reloj en tiempo real (RTC). Windows XP , cuando se instala la capa de abstracción de hardware (HAL) más reciente, también puede usar el contador de marca de tiempo (TSC) del procesador o el temporizador de administración de energía ACPI (ACPI PMTIMER), junto con el RTC, para proporcionar funciones del sistema operativo que, en versiones posteriores de Windows, serían proporcionadas por el hardware HPET. Curiosamente, estos sistemas Windows XP muestran conectividad "HPET" en el administrador de controladores de dispositivos , aunque no se esté utilizando el dispositivo Intel HPET.

Un chip HPET consta de un contador ascendente de 64 bits (contador principal) que cuenta a una frecuencia de al menos 10  MHz, y un conjunto de (al menos tres, hasta 256) comparadores. Estos comparadores tienen un ancho de 32 o 64 bits. El HPET se programa mediante una ventana de E/S mapeada en memoria que se puede detectar mediante ACPI . El circuito HPET en las PC modernas está integrado en el chip del puente sur . ^{[ a ]}

Cada comparador se programa con un valor y puede generar una interrupción cuando el valor del contador principal coincide con el valor programado o, en modo de 32 bits, cada vez que la mitad inferior de 32 bits del valor del contador principal vuelve a cero. Los comparadores pueden configurarse en modo de disparo único o en modo periódico; al menos un comparador admite el modo periódico y todos admiten el modo de disparo único. En el modo de disparo único, el comparador genera una interrupción una sola vez cuando el contador principal alcanza el valor almacenado en su registro, mientras que en el modo periódico las interrupciones se generan a intervalos específicos.

Los comparadores pueden ser controlados por el sistema operativo, por ejemplo, para proporcionar un temporizador por CPU para la planificación, o por las aplicaciones.

El HPET puede generar interrupciones periódicas con una resolución mucho mayor que el RTC y se utiliza frecuentemente para sincronizar flujos multimedia, lo que proporciona una reproducción fluida y reduce la necesidad de utilizar otros cálculos de marcas de tiempo, como las instrucciones de una CPU basada en x86RDTSC . Esto mejora la eficiencia, ya que la CPU no necesita desperdiciar ciclos para compensar la baja resolución de los temporizadores, y permite un uso más intensivo de los estados de suspensión , reduciendo así el consumo de energía. Además de la demanda de reloj de alta precisión a nivel de aplicación, existen beneficios a nivel del sistema operativo en el planificador y gracias a la disponibilidad de una base de reloj estable para sistemas multiprocesador . ^{[ 3 ]}

El HPET está diseñado para complementar y reemplazar el temporizador de intervalo programable 8254 y la función de interrupción periódica del RTC. En comparación con estos circuitos temporizadores más antiguos, el HPET tiene mayor frecuencia y contadores de 64 bits más amplios (aunque pueden funcionar en modo de 32 bits). ^{[ 1 ]}

La especificación HPET no define la frecuencia del temporizador, solo requiere un mínimo de 10  MHz; la frecuencia real la proporciona al sistema operativo un registro de hardware que indica el número de femtosegundos por período (con un límite superior de100 000 000  fs ). Un valor popular es 14,3 18  MHz, 12 veces la frecuencia estándar 8254 de 1,193 18  MHz.

Aunque el 8254 y el RTC pueden configurarse en un modo de disparo único similar al de HPET, el proceso de configuración es tan lento que este modo no se utiliza en la práctica para tareas que requieren una programación precisa. ^{[ 4 ]} En cambio, el 8254 y el RTC se utilizan normalmente en modo periódico con un intervalo de tiempo muy pequeño. Por ejemplo, si una aplicación necesita realizar varias esperas cortas (de unos pocos milisegundos, quizás), es mejor tener un temporizador periódico funcionando constantemente con un  período de 1 ms debido al alto costo de configuración de un temporizador de disparo único 8254 o RTC. Esto provoca una interrupción cada milisegundo, incluso si la aplicación necesita realizar trabajo real con menos frecuencia. Con HPET, se pueden evitar las interrupciones adicionales, ya que el costo de configuración de un temporizador de disparo único HPET es considerablemente menor.

Los sistemas operativos diseñados antes de la existencia de HPET no pueden utilizarlo, por lo que emplean otros mecanismos de temporización. Los sistemas operativos más recientes suelen ser compatibles con ambos. Algunos dispositivos de hardware cuentan con ambos. De hecho, la mayoría de los chips actuales para el puente sur incorporan en su silicio instancias compatibles con versiones anteriores de PIT, PIC, el controlador de interrupciones programable avanzado (APIC) y dispositivos RTC, independientemente de si el sistema operativo los utiliza o no, lo que permite que los ordenadores modernos ejecuten sistemas operativos antiguos.

Se sabe que los siguientes sistemas operativos no pueden usar HPET: Windows XP SP1, ^{[ b ]} y versiones anteriores de Windows , núcleos de Linux anteriores a 2.6. ^{[ c ]}

Se sabe que los siguientes sistemas operativos pueden usar HPET: Windows XP SP3, ^{[ d ]} Windows Server 2003 SP2 , Windows Server 2008 , Windows Server 2008 R2 , Windows Vista , Windows 7 , versiones basadas en x86 de OS X , sistemas operativos Linux que usan el kernel 2.6 (o posterior), FreeBSD ^{[ 5 ]} y OpenSolaris .

El kernel de Linux también puede usar HPET como fuente de reloj. La documentación de Red Hat MRG versión 2 indica que TSC es la fuente de reloj preferida debido a su menor sobrecarga, pero utiliza HPET como alternativa. Una prueba de rendimiento en ese entorno con 10 millones de eventos reveló que TSC tardó aproximadamente 0,6 segundos, HPET tardó algo más de 12 segundos y el temporizador de administración de energía ACPI tardó alrededor de 24 segundos. ^{[ 6 ]}

En 2019 se decidió incluir en la lista negra HPET en los nuevos kernels de Linux cuando se ejecutan en algunas CPU de Intel ( Coffee Lake ) debido a su inestabilidad. ^{[ 7 ]}

HPET es un temporizador de ejecución continua que cuenta hacia arriba, no un dispositivo de un solo disparo que cuenta hacia abajo hasta cero, provoca una interrupción y luego se detiene. Dado que HPET compara el valor real del temporizador con el valor objetivo programado en función de la igualdad en lugar de "mayor o igual", las interrupciones pueden perderse si el tiempo objetivo ya ha transcurrido cuando el valor del comparador se escribe en el registro del chip. ^{[ 8 ]} En tal caso, no solo se pierde la interrupción prevista, sino que en realidad se establece muy lejos en el futuro (aproximadamente 2 ³² o 2 ⁶⁴ conteos). ^{[ 9 ]} En presencia de interrupciones no enmascarables (como una interrupción de administración del sistema (SMI)) que no tienen un límite superior estricto en su tiempo de ejecución, esta condición de carrera requiere comprobaciones repetidas del temporizador que consumen mucho tiempo después de la configuración y es difícil de evitar por completo. Las dificultades se agravan si el valor del comparador no se sincroniza con el temporizador inmediatamente, sino que se retrasa uno o dos ciclos, como ocurre en algunos conjuntos de chips. ^{[ 8 ]}

Además de mencionar la condición de carrera descrita anteriormente, un documento de VMware también enumera otros inconvenientes: "La especificación no exige que el temporizador sea particularmente preciso, que tenga una baja deriva o que sea rápido de leer. Algunas implementaciones típicas hacen funcionar el contador a unos 18  MHz y requieren aproximadamente el mismo tiempo (1-2  μs) para leer el HPET que con el temporizador ACPI. Se han observado implementaciones en las que el registro de período está desfasado en 800 partes por millón o más." ^{[ 9 ]}