Lenguaje de verificación de hardware

Un lenguaje de verificación de hardware ( HVL , por sus siglas en inglés) es un lenguaje de programación utilizado para verificar los diseños de circuitos electrónicos escritos en un lenguaje de descripción de hardware . Los HVL suelen incluir características de un lenguaje de programación de alto nivel como C++ o Java , así como características para la manipulación sencilla a nivel de bits, similares a las que se encuentran en los HDL . Muchos HVL proporcionan generación de estímulos aleatorios con restricciones y construcciones de cobertura funcional para facilitar la verificación de hardware compleja.

SystemVerilog , OpenVera, e y SystemC son los lenguajes HVL más utilizados. SystemVerilog intenta combinar las construcciones de HDL y HVL en un único estándar.

• e ^{[ 1 ]}
• SistemaC ^{[ 2 ]}
• SystemVerilog ^{[ 3 ]}
• Lenguaje de especificación de propiedades ^{[ 4 ]}
• Python con cocotb ^{[ 5 ]}
• Scala con ChiselTest ^{[ 6 ]}