Parte delantera de la línea

El extremo frontal de la línea ( FEOL ) es la primera parte de la fabricación de circuitos integrados donde los componentes individuales ( transistores , condensadores , resistencias , etc.) se modelan en un sustrato semiconductor . ^[1] FEOL generalmente cubre todo hasta (pero sin incluir) la deposición de capas de interconexión de metal. ^[2]

Pasos

Para el proceso CMOS , FEOL contiene todos los pasos de fabricación necesarios para formar elementos CMOS aislados: ^[3]^[4]

Selección del tipo de oblea a utilizar; Planarización químico-mecánica (CMP) y limpieza de la oblea.
Aislamiento de zanja poco profunda (STI) (o LOCOS en procesos tempranos con tamaño de característica > 0,25 μm);
Formación de pozos;
Formación del módulo de puerta ;
Formación del módulo fuente y drenaje .

Finalmente, se realiza un tratamiento superficial para preparar los contactos para la posterior metalización. Con esto concluye el proceso FEOL, es decir, se han construido todos los dispositivos. ^[4]

Después de estos pasos, los dispositivos deben conectarse eléctricamente según las redes para construir el circuito eléctrico. Esto se hace en el extremo posterior de la línea (BEOL) . Por lo tanto, BEOL es la segunda parte de la fabricación del circuito integrado donde se conectan los dispositivos individuales. ^[4]

Véase también

Parte final de la línea (BEOL)
Circuito integrado

Referencias

^ Karen A. Reinhardt y Werner Kern (2008). Manual de tecnología de limpieza de obleas de silicio (2.ª ed.). William Andrew. pág. 202. ISBN 978-0-8155-1554-8.
^ "FEOL (Front End of Line: proceso del sustrato, la primera mitad del procesamiento de obleas) 1. Aislamiento | USJC：United Semiconductor Japan Co., Ltd". USJC：United Semiconductor Japan Co., Ltd. |三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです.超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。 (en japonés). 22-02-2019 . Consultado el 27-09-2022 .
^ Ramsundar, Bharath. "Una inmersión profunda en la fabricación de chips: conceptos básicos de la parte delantera de la línea (FEOL)". deepforest.substack.com . Consultado el 27 de septiembre de 2022 .
^ abc J. Lienig, J. Scheible (2020). "Cap. 2.9.3: FEOL: Creación de dispositivos". Fundamentos del diseño de trazado para circuitos electrónicos. Springer. págs. 78-82. doi :10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. Número de identificación del sujeto 215840278.

Lectura adicional

"CMOS: Diseño, disposición y simulación de circuitos" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3 . Páginas 177-178 (Capítulo 7.2 Integración de procesos CMOS); páginas 180-199 (7.2.1 Integración de la interfaz de línea)
"Fundamentos del diseño de trazado para circuitos electrónicos", de Lienig, Scheible, Springer, doi :10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0 , 2020. Capítulo 2: Conocimientos técnicos: del silicio a los dispositivos, páginas 78-82 (2.9.3 FEOL: Creación de dispositivos)

[1] Karen A. Reinhardt y Werner Kern (2008). Manual de tecnología de limpieza de obleas de silicio (2.ª ed.). William Andrew. pág. 202. ISBN 978-0-8155-1554-8.

[2] "FEOL (Front End of Line: proceso del sustrato, la primera mitad del procesamiento de obleas) 1. Aislamiento | USJC：United Semiconductor Japan Co., Ltd". USJC：United Semiconductor Japan Co., Ltd. |三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです.超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。 (en japonés). 22-02-2019 . Consultado el 27-09-2022 .

[3] Ramsundar, Bharath. "Una inmersión profunda en la fabricación de chips: conceptos básicos de la parte delantera de la línea (FEOL)". deepforest.substack.com . Consultado el 27 de septiembre de 2022 .

[Layout_book-4] J. Lienig, J. Scheible (2020). "Cap. 2.9.3: FEOL: Creación de dispositivos". Fundamentos del diseño de trazado para circuitos electrónicos. Springer. págs. 78-82. doi :10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. Número de identificación del sujeto 215840278.