Lógica de cuatro fases

La lógica de cuatro fases es un tipo de lógica dinámica y una metodología de diseño que permite a ingenieros no especializados diseñar circuitos integrados bastante complejos , utilizando procesos PMOS o NMOS . Emplea una señal de reloj de cuatro fases para suavizar la entrega de energía y mejorar el tiempo de conmutación de los transistores MOS. ^{[ 1 ] [ 2 ]}

RK "Bob" Booher, ingeniero de Autonetics , inventó la lógica de cuatro fases y comunicó la idea a Frank Wanlass de Fairchild Semiconductor ; Wanlass promovió esta forma de lógica en la División de Microelectrónica de General Instrument . ^{[ 3 ]} Booher fabricó el primer chip funcional de cuatro fases, el integrador DDA de Autonetics , en febrero de 1966; posteriormente diseñó varios chips y construyó la computadora aerotransportada D200 de Autonetics utilizando esta técnica. ^{[ 4 ]}

En abril de 1967, Joel Karp y Elizabeth de Atley publicaron un artículo titulado "Uso de lógica MOS IC de cuatro fases" en la revista Electronic Design . ^{[ 5 ]} Ese mismo año, Cohen, Rubenstein y Wanlass publicaron "Sistemas de reloj de cuatro fases MTOS". ^{[ 6 ]} Wanlass había sido director de investigación e ingeniería en la División de Microelectrónica de General Instrument en Nueva York desde que dejó Fairchild Semiconductor en 1964.

Lee Boysel , discípulo de Wanlass ^{[ 7 ]} y diseñador en Fairchild Semiconductor , y posteriormente fundador de Four-Phase Systems , dio una charla de "últimas noticias" sobre un dispositivo sumador de cuatro fases de 8 bits en octubre de 1967 en la reunión de International Electron Devices. ^{[ 8 ]} J. L. Seely, gerente de Operaciones MOS en la División de Microelectrónica de General Instrument, también escribió sobre lógica de cuatro fases a finales de 1967. ^{[ 9 ]}

En 1968, Boysel publicó un artículo titulado "Sumador en un chip: LSI ayuda a reducir el costo de las máquinas pequeñas" en la revista Electronics ; ^{[ 10 ]} Ese mismo año también aparecieron artículos de cuatro fases de Y. T. Yen. ^{[ 11 ] [ 12 ]} Poco después se publicaron otros artículos. ^{[ 13 ]}

Boysel recuerda que la lógica dinámica de cuatro fases le permitió lograr 10 veces la densidad de empaquetamiento, 10 veces la velocidad y 1/10 de la potencia en comparación con otras técnicas MOS que se utilizaban en ese momento ( lógica PMOS de carga saturada con puerta metálica ), utilizando el proceso MOS de primera generación en Fairchild. ^{[ 14 ]}

Existen dos tipos de compuertas lógicas: una compuerta "1" y una compuerta "3". Estas se diferencian únicamente en las fases de reloj utilizadas para su funcionamiento. Una compuerta puede tener cualquier función lógica; por lo tanto, potencialmente, cada compuerta tiene una configuración personalizada. A continuación se muestran un ejemplo de una compuerta NAND 1 de 2 entradas y una compuerta inversora 3, junto con sus fases de reloj (el ejemplo utiliza transistores NMOS):

Los relojes Φ1 y Φ3 deben ser independientes entre sí, al igual que los relojes Φ2 y Φ4. En la puerta 1, durante el tiempo de alta señal del reloj Φ1 (también conocido como tiempo de precarga ), la salida C se precarga hasta V(Φ1) − V _th , donde V _th representa el umbral del transistor de precarga. Durante el siguiente cuarto de ciclo de reloj (el tiempo de muestreo ), cuando Φ1 está en nivel bajo y Φ2 está en nivel alto, C permanece en nivel alto (si A o B están en nivel bajo) o se descarga a nivel bajo (si A y B están en nivel alto).

Las entradas A y B deben permanecer estables durante todo este tiempo de muestreo. La salida C se activa durante este tiempo; por lo tanto, la salida de una compuerta 1 no puede controlar las entradas de otra compuerta 1. En consecuencia, las compuertas 1 deben alimentar a las compuertas 3, y estas, a su vez, deben alimentar a las compuertas 1.

Otra cosa útil son las compuertas 2 y 4. Una compuerta 2 precarga en Φ1 y toma muestras en Φ3:

y 4 precargas de puerta en Φ3 y muestras en Φ1.

Las reglas de interconexión de puertas son: 1 puerta puede controlar 2 puertas y/o 3 puertas; 2 puertas solo pueden controlar 3 puertas; 3 puertas pueden controlar 4 puertas y/o 1 puerta; 4 puertas solo pueden controlar 1 puerta:

La lógica de cuatro fases funciona correctamente; en particular, no presenta problemas de concurrencia, ya que cada puerta lógica combinacional incluye un registro. Cabe destacar que el diseño no requiere la interconexión de fuentes de alimentación; solo se interconectan las líneas de reloj. Además, dado que la técnica de diseño no utiliza relación de transmisión (a diferencia de la lógica estática ), muchos diseños pueden emplear transistores de tamaño mínimo.

Existen algunas dificultades:

• La salida de la compuerta es dinámica. Esto significa que su estado se mantiene gracias a la capacitancia en la salida de la compuerta. Sin embargo, la pista de salida puede cruzar las líneas de reloj y otras salidas de compuerta, lo que puede modificar la carga del condensador. Para que la tensión de salida de la compuerta se mantenga en un nivel seguro de 0 o 1 durante el ciclo, es necesario calcular la magnitud de la variación y, si fuera preciso, añadir capacitancia adicional (de difusión) al nodo de salida.
• Para una tensión de alimentación, un proceso y una frecuencia de reloj determinados, el diseñador debe realizar ciertos cálculos para que los ingenieros de diseño puedan, a su vez, calcular la capacitancia de refuerzo necesaria para cada puerta lógica. Una puerta con una carga capacitiva elevada podría requerir transistores de entrada de mayor tamaño que el mínimo (para que la carga se descargue a tiempo). Esto, a su vez, aumenta la carga en las puertas que controlan las entradas de dicha puerta. Por lo tanto, puede ocurrir, especialmente en diseños de alta frecuencia, que el dimensionamiento de las puertas siga aumentando si el objetivo de velocidad es demasiado ambicioso.

La primera calculadora electrónica construida con circuitos integrados a gran escala (LSI), la Sharp QT-8D de 1969, utilizaba lógica de 4 fases, fabricada por Rockwell International porque Japón aún no contaba con la tecnología LSI necesaria para su producción nacional. ^{[ 15 ]} También se consideró el uso de lógica de 4 fases en la Intel 4004 , pero en aquel entonces solo Rockwell disponía de las herramientas de diseño y la experiencia para fabricar circuitos integrados de 4 fases a gran escala, por lo que Intel optó por la lógica dinámica de 2 fases. ^{[ 16 ]}

Con la llegada de la tecnología CMOS , el transistor de precarga pudo modificarse para que fuera el complemento del transistor lógico, lo que permite que la salida de la puerta se cargue rápidamente hasta el nivel alto de la línea de reloj, mejorando así la velocidad, la amplitud de la señal, el consumo de energía y el margen de ruido. Esta técnica se utiliza en la lógica de dominó .