Hispanopedia Wiki
Articulo de referencia

Extremo delantero de la línea

Ilustración del proceso FEOL (generación del dispositivo en el silicio, parte inferior) y BEOL (deposición de capas de metalización, parte central) para conectar los dispositivo...

Hispanopedia WikiContenido en espanolLectura gratuita
Ilustración del proceso FEOL (generación del dispositivo en el silicio, parte inferior) y BEOL (deposición de capas de metalización, parte central) para conectar los dispositivos.
Proceso de fabricación de CMOS

El front-end of line ( FEOL ) es la primera parte de la fabricación de circuitos integrados donde los componentes individuales ( transistores , condensadores , resistencias , etc.) se modelan en un sustrato semiconductor . [ 1 ] El FEOL generalmente abarca todo hasta (pero sin incluir) la deposición de capas de interconexión metálicas . [ 2 ]

Pasos

Para el proceso CMOS , FEOL contiene todos los pasos de fabricación necesarios para formar elementos CMOS aislados: [ 3 ] [ 4 ]

  1. Selección del tipo de oblea a utilizar; planarización químico-mecánica (CMP) y limpieza de la oblea.
  2. Aislamiento de zanja poco profunda (STI) (o LOCOS en procesos tempranos con un tamaño de característica > 0,25 μm);
  3. Formación de pozos;
  4. formación de módulos de puerta ;
  5. Formación de módulos de fuente y drenaje .

Finalmente, se trata la superficie para preparar los contactos para la metalización posterior. Con esto concluye el proceso FEOL, es decir, se han fabricado todos los dispositivos. [ 4 ]

Tras estos pasos, los dispositivos deben conectarse eléctricamente según las redes para construir el circuito eléctrico. Esto se realiza en la etapa final del proceso (BEOL) . La BEOL es, por lo tanto, la segunda parte de la fabricación de circuitos integrados, donde se conectan los dispositivos individuales. [ 4 ]

Véase también

Referencias

  1. ↑ Karen A. Reinhardt y Werner Kern (2008). Manual de tecnología de limpieza de obleas de silicio (2.ª ed.). William Andrew. pág. 202. ISBN   978-0-8155-1554-8.
  2. ↑ "FEOL (Front End of Line: proceso de sustrato, la primera mitad del procesamiento de la oblea) 1. Aislamiento | USJC：United Semiconductor Japan Co., Ltd" . USJC：United Semiconductor Japan Co., Ltd. |三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています. (en japonés). 22-02-2019 . Consultado el 27-09-2022 .
  3. ↑ Ramsundar, Bharath (26 de febrero de 2021). "Una inmersión profunda en la fabricación de chips: conceptos básicos del extremo inicial de la línea (FEOL)" . deepforest.substack.com . Recuperado el 27 de septiembre de 2022 .
  4. 1 2 3 J. Lienig, J. Scheible (2020). «Cap. 2.9.3: FEOL: Creación de dispositivos». Fundamentos del diseño de trazado para circuitos electrónicos . Springer. págs. 78–82 . doi : 10.1007/978-3-030-39284-0 . ISBN  978-3-030-39284-0. S2CID 215840278 . 

Lecturas adicionales

  • "CMOS: Diseño, disposición y simulación de circuitos" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3páginas 177-178 (Capítulo 7.2 Integración del proceso CMOS); páginas 180-199 (7.2.1 Integración del front-end de la línea)
  • «Fundamentos del diseño de trazado para circuitos electrónicos» , por Lienig, Scheible, Springer, doi : 10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0, 2020. Capítulo 2: Conocimientos técnicos: Del silicio a los dispositivos , páginas 78-82 (2.9.3 FEOL: Creación de dispositivos)