Comité de Normas de Automatización del Diseño

El Comité de Normas de Automatización del Diseño ( DASC ) es un subgrupo de personas interesadas que son miembros de la Sociedad de Computación y la Asociación de Normas del Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) . Supervisa las normas IEEE relacionadas con el diseño asistido por computadora (conocido como automatización del diseño). Forma parte de la Sociedad de Computación del IEEE . ^{[ 1 ]}

Este grupo patrocina y desarrolla estándares bajo las políticas del IEEE .

El grupo se formó en el verano de 1984 en la Conferencia de Automatización del Diseño . Inicialmente, el grupo apoyó VHDL como estándar, pero luego amplió su cobertura a Verilog y posteriormente a otras áreas del ámbito de la automatización del diseño.

Tras un periodo de escasas reuniones entre 2004 y 2006, que culminó con algunas discrepancias sobre los estándares de alimentación (véase Formato de alimentación común y Formato de alimentación unificado ), el grupo desarrolló nuevas políticas y procedimientos explícitos . Una vez aprobados estos procedimientos en 2007, el grupo comenzó a reunirse mensualmente por teleconferencia. Entre los participantes habituales se encuentran empresas de EDA, empresas de integración de sistemas, desarrolladores de propiedad intelectual electrónica (IP), empresas de semiconductores y particulares interesados ​​en estos temas.

A partir de 2007, el grupo comenzó a otorgar el Premio Ron Waxman al Servicio Meritorio del Comité de Estándares de Automatización del Diseño. Este premio recibió su nombre en honor a Ron Waxman, uno de los primeros organizadores del DASC, quien contribuyó de manera constante a su desarrollo.

El primer galardonado con este premio en 2007 fue Gabe Moretti.

El principal foco de interés en el DASC ha sido el diseño basado en estándares de verificación y diseño, derivados de los lenguajes de descripción de hardware VHDL y Verilog . A partir de estos, se han desarrollado estándares para la temporización, la síntesis, las rutinas matemáticas, las pruebas, el consumo de energía, el cifrado y los metadatos relacionados con los temas mencionados.

El enfoque del grupo también ha aumentado para abarcar los estándares que se están desarrollando en el ámbito de la señal mixta analógica y otras extensiones impulsadas por estas necesidades.

Los grupos de trabajo activos son:

• Grupos de trabajo de VHDL
  • P1076 Manual de referencia del lenguaje VHDL estándar ( VASG )
  • P1076.1 Extensiones analógicas y de señal mixta estándar de VHDL ( VHDL-AMS )
  • P1076.1.1 Extensiones analógicas y de señal mixta VHDL estándar: paquetes para soporte de dominio de energía múltiple ( StdPkgs ): este grupo ahora forma parte de 1076.1
• Grupos de trabajo de SystemVerilog
  • P1800 SystemVerilog : Lenguaje unificado para el diseño, especificación y verificación de hardware ( SV-IEEE1800 ) [copatrocinado con IEEE-SA CAG]
• P1647 Norma para el lenguaje de verificación funcional 'e' ( eWG )
• P1699 Estándar del lenguaje de diseño a nivel de sistema Rosetta ( archivado por el grupo de trabajo el 15 de junio de 2013 en Wayback Machine )
• Norma P1734 para la calidad de la propiedad intelectual (PI) en el diseño electrónico ( WG )
• Norma P1801 para el diseño y verificación de circuitos integrados de baja potencia.

Los grupos de trabajo inactivos son:

• P1076.2 Paquetes matemáticos VHDL estándar IEEE ( math )
• P1076.3 Paquetes de síntesis VHDL estándar ( vhdlsynth )
• P1164 Sistema lógico multivalor estándar para la interoperabilidad de modelos VHDL (Std_logic_1164) ( vhdl-std-logic )
• P1076.4 Especificación estándar de modelado de ASIC (circuito integrado de aplicación específica) VITAL ( VITAL ) - Este grupo ahora forma parte de 1076.
• VHDL-200x : la próxima revisión
• Comité de Análisis y Selección de Problemas ( ISAC )
• Grupo de trabajo de la interfaz del lenguaje de programación VHDL ( VHPI )
• Estándar P1364 para el lenguaje de descripción de hardware Verilog ( IEEEVerilog ): este grupo ahora forma parte de P1800.
• P1364.1 Estándar para la síntesis a nivel de transferencia de registros de Verilog ( VLOG-Synth )
• Estándar P1481 para la arquitectura de biblioteca abierta (OLA) de circuitos integrados (CI) ( IEEE1481R )
• Norma P1497 para el formato de retardo estándar (SDF) para el proceso de diseño electrónico ( sdf )
• Interfaz estándar P1499 para modelos de descripción de hardware de componentes electrónicos ( OMF )
• P1577 VHDL orientado a objetos ( oovhdl )
• P1603 Estándar para un formato de biblioteca avanzada (ALF) que describe la tecnología, las celdas y los bloques de circuitos integrados (CI) ( ALF )
• Biblioteca P1604 IEEE ( libieee )
• P1076.6 Estándar para la síntesis de nivel de transferencia de registros (RTL) de VHDL ( SIWG )
• P1666 Manual de referencia del lenguaje C estándar del sistema ( systemc ) [copatrocinado con IEEE-SA CAG]
• Estándar XML P1685 SPIRIT para la descripción de IP ( IEEE-1685 )
• P1735 Práctica recomendada para el cifrado y la gestión de los derechos de uso de la propiedad intelectual (PI) de diseño electrónico ( WG )
• P1778 ESTEREL v7 Estandarización del idioma ( WG )
• Estándar P1850 para PSL: Lenguaje de especificación de propiedades ( IEEE-1850 )

Un proyecto se designa mediante su número asignado por el IEEE, precedido por la letra "P". ^{[ 2 ] [ 3 ]}

• Accellera

• "Procedimientos para el Comité de Normas de Automatización del Diseño de la IEEE Computer Society" . Comité de Normas de Automatización del Diseño .
• Moretti, Gabe (16 de marzo de 2007). "DASC aprueba el formato PAR de baja potencia" . EE Times .

• Comité de Normas de Automatización del Diseño (DASC)
• Grupos de trabajo de la industria EDA