Retraso de Delta

En las simulaciones VHDL , todas las asignaciones a señales (un concepto VHDL que representa una red que conecta diferentes componentes) ocurren con un retardo infinitesimal , conocido como retardo delta , a menos que se especifique un retardo. ^{[ 1 ]} Técnicamente, el retardo delta no tiene una unidad medible , pero desde la perspectiva del diseño de hardware de electrónica digital, se debe pensar en el retardo delta como la unidad de tiempo más pequeña que se podría medir, como un femtosegundo (fs).