Chisel (lenguaje de programación)

Chisel ( acrónimo de Constructing Hardware in a Scala Embedded Language ^{[ 1 ]} ) es un lenguaje de descripción de hardware (HDL) de código abierto que se utiliza para describir electrónica digital y circuitos a nivel de transferencia de registros . ^{[ 2 ] [ 3 ]}

Chisel se basa en Scala como lenguaje específico de dominio (DSL). Chisel hereda los aspectos de programación orientada a objetos y funcional de Scala para describir hardware digital. El uso de Scala como base permite describir generadores de circuitos. Existe documentación de alta calidad y de acceso libre en varios idiomas. ^{[ 4 ]}

Los circuitos descritos en Chisel se pueden convertir a una descripción en Verilog para su síntesis y simulación .

Un ejemplo sencillo que describe un circuito sumador y muestra la organización de los componentes en un módulo con puertos de entrada y salida :

clase Add extiende Module { val io = IO ( new Bundle { val a = Input ( UInt ( 8 . W )) val b = Input ( UInt ( 8 . W )) val y = Output ( UInt ( 8 . W )) })io . y := io . a + io . b }

Un registro de 32 bits con un valor de reinicio de 0:

val reg = RegInit ( 0 . U ( 32 . W ))

Un multiplexor forma parte de la biblioteca Chisel:

val resultado = Mux ( sel , a , b )

Aunque Chisel aún no es un lenguaje de descripción de hardware de uso generalizado, varias empresas e instituciones lo han explorado. El uso más destacado de Chisel es una implementación del conjunto de instrucciones RISC-V , el chip Rocket de código abierto. ^{[ 5 ]} La Agencia de Proyectos de Investigación Avanzada de Defensa ( DARPA ) menciona a Chisel como una tecnología para mejorar la eficiencia del diseño electrónico, donde equipos de diseño más pequeños realizan diseños más grandes. ^{[ 6 ]} Google ha utilizado Chisel para desarrollar una Unidad de Procesamiento Tensorial para computación de borde . ^{[ 7 ]} Algunos desarrolladores prefieren Chisel porque requiere una quinta parte del código y es mucho más rápido de desarrollar que Verilog. ^{[ 8 ]}

Los circuitos descritos en Chisel se pueden convertir a una descripción en Verilog para su síntesis y simulación mediante un programa llamado FIRRTL. ^{[ 9 ]}

• VHDL
• Verilog
• Sistema C
• SystemVerilog

• Sitio web oficial
• Chisel 3 en GitHub
• Canal de Chisel en YouTube