COP400

El COP400 o COP II es una familia de microcontroladores de 4 bits introducida en 1977 por National Semiconductor como un producto sucesor de su microcontrolador COP PMOS original. ^{[ 1 ]} Los miembros de la familia COP400 son microcomputadoras completas que contienen temporización interna, lógica, ROM, RAM y E/S necesarias para implementar controladores dedicados. ^{[ 2 ]} Algunos dispositivos COP400 fueron fabricados por Western Digital como la familia WD4200. ^{[ 3 ] [ 4 ]} En la Unión Soviética se fabricaron varios microcontroladores COP400 como la serie 1820 (por ejemplo, el COP402 con la designación КР1820ВЕ1 ). ^{[ 5 ]}

El COP400 se implementa en tecnología CMOS o MOS de puerta de silicio de canal N. Generalmente se presentaba en encapsulados DIP de 24 o 28 pines . El tiempo de ciclo de instrucción de los miembros más rápidos de la familia es de 4 microsegundos. La familia COP400 ofrecía varias configuraciones de memoria y distribución de pines.

Entre los productos más destacados que utilizaron chips de la familia COP400 se incluyen el Apple Lisa , los juegos electrónicos de Milton Bradley y Mattel , el Coleco Head to Head Basketball, el Grundy Newbrain y otros.

El COP400 utiliza espacios de memoria separados para la ROM y la RAM . Las direcciones de la ROM tienen un máximo de 11 bits, mientras que las direcciones de datos tienen un máximo de 7 bits.

La configuración de registros que se muestra en el diagrama corresponde a los miembros de la familia COP400 con ROM máxima (2048 × 8 bits) y RAM máxima (128 × 4 bits). Los miembros de la familia con solo 512 o 1024 bytes de ROM tendrán un PC de 9 o 10 bits. Aquellos con 64 o 32 posiciones de RAM tendrán un registro Br de 2 bits. ^{[ 6 ]}

El registro A de 4 bits (acumulador) es el registro de origen y destino para la mayoría de las operaciones aritméticas, lógicas y de acceso a memoria de datos. También se puede utilizar para cargar las porciones Br y Bd del registro B, para cargar e introducir 4 bits de los datos del latch Q de 8 bits, para introducir 4 bits del puerto L de 8 bits y para realizar intercambios de datos con el registro SIO.

Al transferir datos a un registro de 8 bits (como Q o un puerto de E/S de 8 bits), los 4 bits menos significativos se toman de la RAM(B), la ubicación de RAM a la que apunta el registro B, y los 4 bits más significativos se toman de A. Al transferir datos desde un registro de 8 bits, se invierten las mitades: los 4 bits menos significativos se escriben en A y los 4 bits más significativos se escriben en la RAM(B).

Una ALU de 4 bits realiza las funciones aritméticas y lógicas, almacenando los resultados en A. Las operaciones ASC y CASC generan un acarreo al registro C de 1 bit, que se utiliza con mayor frecuencia para indicar un desbordamiento aritmético.

Todo el direccionamiento de la ROM se realiza mediante el registro PC de 9, 10 u 11 bits. Su valor binario selecciona uno de los bytes contenidos en la ROM, generalmente la siguiente instrucción del programa. El valor de PC se incrementa automáticamente en 1 antes de la ejecución de la instrucción actual para apuntar a la siguiente ubicación secuencial de la ROM. Esto garantiza que, al ejecutar una llamada a subrutina, el PC guardado sea la dirección de la siguiente instrucción, y al ejecutar cualquier transferencia de control, la dirección de destino escrita en PC se utilice sin modificaciones. El PC se reinicia automáticamente para apuntar a la siguiente página de 64 bytes o bloque de 256 bytes de memoria de programa. Los bits superiores de PC también se utilizan para completar las direcciones de 8 bits especificadas por las instrucciones JID y LQID.

Los registros de guardado de subrutinas (SA, SB y SC) implementan tres niveles de subrutina, proporcionando una pila de llamadas de hardware LIFO (último en entrar, primero en salir) . Algunas implementaciones no incluyen el registro SC. Un detalle de la implementación es que la instrucción LQID utiliza un nivel de la pila. La dirección de la ROM que se va a obtener se copia al registro PC, y la pila se utiliza para guardar temporalmente su valor, por lo que LQID tiene el efecto secundario de sobrescribir SC con una copia de SB.

Los dispositivos de E/S del COP400 no tienen números de puerto ni direcciones de memoria asociadas. El lenguaje ensamblador del COP400 hace referencia a todos los registros y puertos de E/S físicos directamente por su nombre.

La familia COP400 está diseñada para tener un código muy compacto. Todas las instrucciones tienen una longitud de uno o dos bytes. Las instrucciones más utilizadas son de un byte. En algunos casos, existen versiones especiales de un byte para instrucciones de dos bytes. Algunas características que se pueden utilizar para hacer que el código objeto sea más compacto son:

• La instrucción LBI carga el registro B de siete bits con un valor inmediato. La instrucción en su forma general ocupa dos bytes. Existe una versión de LBI de un byte que solo puede asignar los valores 0, 1, 2 y 3 a Br y 9, 10, 11, 12, 13, 14, 15 y 0 (decimal) a Bd. La instrucción LBI de un byte puede acceder a 32 ubicaciones de RAM.
• Se pueden apilar varias instrucciones LBI en serie. Solo se ejecutará la primera. Las instrucciones LBI subsiguientes se ejecutarán como NOP . Esto permite múltiples puntos de entrada con diferentes direcciones de inicio para una rutina compartida.
• JSR, en su forma general de bifurcación de subrutina, ocupa dos bytes y puede acceder directamente a cualquier ubicación de memoria. JSRP es una bifurcación de subrutina de un byte que solo puede acceder a las ubicaciones de la tercera página de 64 bytes. Esta página se denomina página de subrutina o página 2, numerada desde cero. No se puede codificar una JSRP desde dentro de las páginas 2 o 3.
• La instrucción JMP, en su forma de salto general, ocupa dos bytes y puede acceder directamente a cualquier ubicación de memoria. La instrucción JP ocupa un byte y puede acceder a cualquier ubicación en la página actual de 64 bytes. Los bits superiores del contador de programa (PC) permanecen sin cambios. Si la instrucción JP se ejecuta en la página 2 o 3, puede acceder a cualquiera de las 128 direcciones de memoria en dichas páginas. Esto resulta útil para crear un punto de entrada JSRP de un byte en la página 2, que luego puede saltar a una subrutina en la página 3 con una instrucción JP de un byte.
• El registro B puede utilizarse para apuntar a hasta cuatro cadenas de RAM con una sobrecarga mínima. Las instrucciones de acceso a memoria LD, X, XIS y XDS pueden realizar una operación OR exclusiva con los dos bits menos significativos de Br y un valor inmediato de dos bits. Esto permite que la parte del registro de B (Br) se cambie a una de las otras cadenas de dígitos que comparten la misma dirección de dígito (Bd).
• La porción del registro Bd puede usarse simultáneamente como puntero de memoria y contador de bucle. La instrucción XIS ​​se omitirá si Bd, después de incrementarse, desborda a cero, continuando así el bucle. De igual manera, la instrucción XDS se omitirá si Bd, después de decrementarse, desborda a 15 (decimal).

Tipos compatibles: El tipo 1 es de gama muy baja, como el COP410. El tipo 2, como el COP420, es el más común. El tipo 3 suele tener recursos para admitir 40 pines, incluso si el encapsulado no los tiene. El tipo 4 no se muestra porque no hay evidencia de que se haya producido. La tecnología CMOS incluye COP424C, COP425C, COP426C, COP444C, COP445C y COP404C.

Los primeros dispositivos COP400 que tienen 28 pines o más admiten una sola interrupción . La línea IN 1 se utiliza como entrada de interrupción. La interrupción se habilita estableciendo el bit 1 del registro EN a 1 con una instrucción LEI. En respuesta a un pulso bajo de al menos dos ciclos de instrucción de duración en IN 1, se completan todas las instrucciones de transferencia de control como JP y se ejecutan todas las instrucciones LBI secuenciales. Luego, el PC se agrega a la pila de subrutinas y el control se transfiere al manejador de interrupciones en la dirección 0xFF. No se pueden llamar subrutinas en la rutina de servicio de interrupción en dispositivos con una pila de hardware. ^{[ 6 ]} Curiosamente, los dispositivos posteriores como el COP440 admiten cuatro fuentes de interrupción y dos rutinas de servicio, pero solo se puede seleccionar una fuente de interrupción a la vez. Se admiten subrutinas dentro de las rutinas de servicio de interrupción en dispositivos con un puntero de pila.

Aunque la mayoría de los dispositivos COP400 estaban destinados a aplicaciones de gama baja, se crearon varias extensiones de la arquitectura para abordar aplicaciones más exigentes. En 1985, se añadieron a algunos dispositivos una CPU dual, una pila más profunda en la RAM y espacios de direcciones más grandes. ^{[ 7 ]}

• Apple Lisa utilizaba un COP421 para controlar el teclado, el ratón, el RTC y el interruptor de encendido/apagado. Un segundo COP421 controla el motor del husillo de la unidad de disco duro Widget. ^{[ 8 ]}
• Varios fabricantes utilizaron COP400 en sus primeros juegos electrónicos: ^{[ 9 ]}
  • COP410 y COP411, ROM de 512 bytes, RAM de 32 x 4: Conectores Funtronics de Mattel , Luz roja, Luz verde, Etiqueta y Plus One.
  • COP420 y COP421, ROM de 1024 bytes, RAM de 64 x 4: Milton Bradley Lightfight y Electronic Battleship 1982. Castle Toy Company Einstein. Coleco Head to Head Basketball. National Semiconductor Quiz Kid Racer. LJN Toys Ltd I Took a Lickin' from a Chicken.
  • COP444, ROM de 2048 bytes, RAM de 128 x 4: Entex Space Invader. Mattel Dallas, Texas Instruments My Little Computer. ^{[ 10 ]}
• Western Digital utilizó un WD4200 (COP420) como base para su reloj de hora del día WD2412. ^{[ 11 ]}
• El ordenador Grundy Newbrain utiliza un COP420 para gestionar su teclado, la entrada/salida de cinta y su pantalla alfanumérica VF integrada de 16 caracteres . ^{[ 12 ]}

El microcontrolador T400 es una implementación de código abierto del microcontrolador COP400 escrita en VHDL . Es compatible con los dispositivos COP420/421 y COP410L/411L. El T400 está diseñado para reemplazar el chip original en los SOC que recrean sistemas heredados. El T400 se ha implementado en varias familias de FPGA . El T400 está disponible bajo la Licencia Pública General de GNU . ^{[ 13 ]}

Existe un emulador MAME de código abierto para la familia COP400 y varios juegos portátiles y calculadoras especializadas. ^{[ 14 ] [ 15 ]}

• National Semiconductor COP8