Hispanopedia Wiki
Articulo de referencia

MOSFET de potencia

MOSFET de potencia IRLZ24N en encapsulado TO-220 AB de orificio pasante . Los pines de izquierda a derecha son: puerta (nivel lógico), drenador, fuente. La pestaña metálica supe...

Hispanopedia WikiContenido en espanolLectura gratuita
MOSFET de potencia IRLZ24N en encapsulado TO-220 AB de orificio pasante . Los pines de izquierda a derecha son: puerta (nivel lógico), drenador, fuente. La pestaña metálica superior es el drenador, igual que el pin 2. [ 1 ]

Un MOSFET de potencia es un tipo de transistor de efecto de campo de metal-óxido-semiconductor (MOSFET) diseñado para manejar niveles de potencia significativos. En comparación con otros dispositivos semiconductores de potencia , como un transistor bipolar de puerta aislada (IGBT) o un tiristor , sus principales ventajas son la alta velocidad de conmutación y la buena eficiencia a bajos voltajes. Comparte con el IGBT una puerta aislada que facilita su control. Pueden presentar una ganancia baja, a veces hasta el punto de que el voltaje de puerta debe ser superior al voltaje que se controla.

El diseño de los MOSFET de potencia fue posible gracias a la evolución de la tecnología MOSFET y CMOS , utilizada para la fabricación de circuitos integrados desde la década de 1960. El MOSFET de potencia comparte su principio de funcionamiento con su contraparte de baja potencia, el MOSFET lateral. El MOSFET de potencia, comúnmente utilizado en electrónica de potencia , se adaptó del MOSFET estándar y se introdujo comercialmente en la década de 1970. [ 2 ]

El MOSFET de potencia es el dispositivo semiconductor de potencia más común en el mundo, debido a su bajo consumo de energía de la puerta, alta velocidad de conmutación, [ 3 ] fácil capacidad de paralelismo avanzado, [ 3 ] [ 4 ] amplio ancho de banda, robustez, fácil control, polarización simple, facilidad de aplicación y facilidad de reparación. [ 4 ] En particular, es el  interruptor de bajo voltaje (menos de 200 V) más utilizado. Se puede encontrar en una amplia gama de aplicaciones, como la mayoría de las fuentes de alimentación , convertidores CC-CC , controladores de motores de bajo voltaje y muchas otras aplicaciones .

Historia

El MOSFET fue inventado en Bell Labs entre 1955 y 1960. [ 5 ] [ 6 ] [ 7 ] [ 8 ] [ 9 ] [ 10 ] Fue un gran avance en la electrónica de potencia . Las generaciones de MOSFET permitieron a los diseñadores de potencia alcanzar niveles de rendimiento y densidad imposibles con transistores bipolares. [ 11 ]

En 1969, Hitachi presentó el primer MOSFET de potencia vertical, [ 12 ] que más tarde se conocería como VMOS (MOSFET de ranura en V). [ 13 ] Ese mismo año, Y. Tarui, Y. Hayashi y Toshihiro Sekigawa del Laboratorio Electrotécnico (ETL) informaron por primera vez sobre el DMOS (MOSFET de doble difusión) con puerta autoalineada . [ 14 ] [ 15 ] En 1974, Jun-ichi Nishizawa de la Universidad de Tohoku inventó un MOSFET de potencia para audio, que pronto fue fabricado por Yamaha Corporation para sus amplificadores de audio de alta fidelidad . JVC , Pioneer Corporation , Sony y Toshiba también comenzaron a fabricar amplificadores con MOSFET de potencia en 1974. [ 16 ] Siliconix introdujo comercialmente un VMOS en 1975. [ 13 ]

El VMOS y el DMOS evolucionaron hasta convertirse en lo que se conoce como VDMOS (DMOS vertical). [ 16 ] El equipo de investigación de John Moll en HP Labs fabricó prototipos de DMOS en 1977 y demostró ventajas sobre el VMOS, incluyendo una menor resistencia de encendido y un mayor voltaje de ruptura. [ 13 ] Ese mismo año, Hitachi introdujo el LDMOS (DMOS lateral), un tipo planar de DMOS. Hitachi fue el único fabricante de LDMOS entre 1977 y 1983, periodo durante el cual el LDMOS se utilizó en amplificadores de potencia de audio de fabricantes como HH Electronics (serie V) y Ashly Audio , y se empleó en sistemas de música y megafonía . [ 16 ] Con la introducción de la red móvil digital 2G en 1995, el LDMOS se convirtió en el amplificador de potencia de RF más utilizado en redes móviles como 2G, 3G [ 17 ] y 4G . [ 18 ]

Alex Lidow coinventó el HexFET, un tipo hexagonal de MOSFET de potencia, en la Universidad de Stanford en 1977, [ 19 ] junto con Tom Herman. [ 20 ] El HexFET fue comercializado por International Rectifier en 1978. [ 13 ] [ 20 ] El transistor bipolar de puerta aislada (IGBT), que combina elementos tanto del MOSFET de potencia como del transistor de unión bipolar (BJT), fue desarrollado por Jayant Baliga en General Electric entre 1977 y 1979. [ 21 ]

El MOSFET de superunión es un tipo de MOSFET de potencia que utiliza columnas P+ que penetran la capa epitaxial N− . La idea de apilar capas P y N fue propuesta por primera vez por Shozo Shirota y Shigeo Kaneda en la Universidad de Osaka en 1978. [ 22 ] David J. Coe en Philips inventó el MOSFET de superunión con capas alternas de tipo p y tipo n, para el cual se le otorgó una patente estadounidense en 1988. [ 23 ]

Aplicaciones

NXP 7030AL - Transistor FET de nivel lógico TrenchMOS de canal N
Chip MOSFET de potencia IRF640

El MOSFET de potencia es el dispositivo semiconductor de potencia más utilizado en el mundo. [ 3 ] A partir de 2010El MOSFET de potencia representa el 53% del mercado de transistores de potencia , por delante del transistor bipolar de puerta aislada (27%), el amplificador de potencia de RF (11%) y el transistor de unión bipolar (9%). [ 24 ] A partir de 2018 Se envían más de 50 mil millones de MOSFET de potencia anualmente. [ 25 ] Estos incluyen el MOSFET de potencia de trinchera, del cual se vendieron más de 100  mil millones de unidades hasta febrero de 2017, [ 26 ] y el MDmesh (MOSFET de superunión) de STMicroelectronics  , del cual se vendieron 5 mil millones de unidades hasta 2019.. [ 22 ]

Los MOSFET de potencia se utilizan comúnmente en una amplia gama de dispositivos electrónicos de consumo , así como en tecnología de transporte , incluyendo una amplia gama de vehículos . [ 27 ] [ 28 ] Los MOSFET de potencia se utilizan ampliamente en la electrónica automotriz . [ 29 ] [ 30 ] [ 27 ]

El RF DMOS, también conocido como RF power MOSFET, es un tipo de transistor de potencia DMOS diseñado para aplicaciones de radiofrecuencia (RF). Se utiliza en diversas aplicaciones de radio y RF. [ 31 ] [ 32 ]

Los MOSFET de potencia (incluidos DMOS, LDMOS y VMOS ) se utilizan comúnmente para una amplia gama de otras aplicaciones. [ 33 ] [ 34 ] [ 35 ]

Estructura básica

Figura 1: Sección transversal de un VDMOS, que muestra una celda elemental. Nótese que una celda es muy pequeña (de unos pocos micrómetros a algunas decenas de micrómetros de ancho), y que un MOSFET de potencia está compuesto por varios miles de ellas.

En la década de 1970, cuando se introdujeron los primeros MOSFET de potencia comerciales, se exploraron diversas estructuras. Sin embargo, la mayoría de ellas se abandonaron (al menos hasta hace poco) en favor de la estructura MOS de difusión vertical ( VDMOS ) (también llamada MOS de doble difusión o simplemente DMOS ) y la estructura LDMOS (MOS de difusión lateral).

La sección transversal de un VDMOS (véase la figura 1) muestra la "verticalidad" del dispositivo: se observa que el electrodo de fuente se sitúa sobre el drenador, lo que da como resultado una corriente principalmente vertical cuando el transistor está en estado de conducción. La " difusión " en VDMOS se refiere al proceso de fabricación: los pozos P (véase la figura 1) se obtienen mediante un proceso de difusión (en realidad, un proceso de doble difusión para obtener las regiones P y N + , de ahí el nombre de doble difusión).

Los MOSFET de potencia tienen una estructura diferente a la de los MOSFET laterales: al igual que la mayoría de los dispositivos de potencia, su estructura es vertical y no planar. En una estructura planar, la corriente y la tensión de ruptura dependen de las dimensiones del canal (ancho y largo, respectivamente), lo que resulta en un uso ineficiente del espacio disponible en el silicio. Con una estructura vertical, la tensión del transistor depende del dopaje y el espesor de la capa epitaxial N (véase la sección transversal), mientras que la corriente depende del ancho del canal. Esto permite que el transistor soporte tanto una alta tensión de bloqueo como una alta corriente en un encapsulado compacto de silicio.

Los LDMOS son MOSFET de potencia con una estructura lateral. Se utilizan principalmente en amplificadores de potencia de audio de alta gama [ 16 ] y amplificadores de potencia de RF en redes celulares inalámbricas , como 2G , 3G [ 17 ] y 4G [ 18 ] . Su ventaja radica en un mejor comportamiento en la región de saturación (que corresponde a la región lineal de un transistor de unión bipolar) que los MOSFET verticales. Los MOSFET verticales están diseñados para aplicaciones de conmutación, por lo que solo se utilizan en estados de encendido o apagado.

Resistencia en estado

Figura 2: Contribución de las diferentes partes del MOSFET a la resistencia en estado de conducción.

Cuando el MOSFET de potencia está en estado de conducción (consulte MOSFET para obtener más información sobre los modos de operación), presenta un comportamiento resistivo entre los terminales de drenaje y fuente. En la figura 2 se puede observar que esta resistencia (denominada R DSon, por "resistencia de drenaje a fuente en estado de conducción") es la suma de muchas contribuciones elementales:

  • R S es la resistencia de la fuente. Representa todas las resistencias entre el terminal de fuente del paquete y el canal del MOSFET: resistencia de los cables de conexión , de la metalización de la fuente y de los pozos N + ;
  • R ch . Esta es la resistencia del canal. Es inversamente proporcional al ancho del canal y, para un tamaño de chip dado, a la densidad del canal. La resistencia del canal es uno de los principales contribuyentes a la R DSon de los MOSFET de bajo voltaje, y se ha realizado un trabajo intenso para reducir el tamaño de su celda con el fin de aumentar la densidad del canal;
  • R a es la resistencia de acceso . Representa la resistencia de la zona epitaxial directamente debajo del electrodo de puerta, donde la dirección de la corriente cambia de horizontal (en el canal) a vertical (hacia el contacto de drenaje);
  • R JFET es el efecto perjudicial de la reducción del tamaño de la celda mencionada anteriormente: las implantaciones P (ver figura 1) forman las compuertas de un transistor JFET parásito que tienden a reducir el ancho del flujo de corriente;
  • R n es la resistencia de la capa epitaxial. Dado que la función de esta capa es mantener la tensión de bloqueo, R n está directamente relacionada con la tensión nominal del dispositivo. Un MOSFET de alta tensión requiere una capa gruesa y poco dopada, es decir , altamente resistiva, mientras que un transistor de baja tensión solo requiere una capa delgada con un mayor nivel de dopaje, es decir , menos resistiva. Como resultado, R n es el factor principal responsable de la resistencia de los MOSFET de alta tensión;
  • R D es el equivalente de R S para el drenador. Representa la resistencia del sustrato del transistor (la sección transversal en la figura 1 no está a escala; la capa N + inferior es en realidad la más gruesa) y de las conexiones del encapsulado.

Compromiso entre voltaje de ruptura y resistencia en estado activo

Figura 3: La resistencia R DSon de los MOSFET aumenta con su tensión nominal.

En estado de apagado, el MOSFET de potencia es equivalente a un diodo PIN (constituido por la difusión P + , la capa epitaxial N− y el sustrato N + ) . Cuando esta estructura altamente asimétrica se polariza inversamente, la región de carga espacial se extiende principalmente en el lado ligeramente dopado, es decir , sobre la capa N− . Esto significa que esta capa debe soportar la mayor parte de la tensión drenador-fuente en estado de apagado del MOSFET.

Sin embargo, cuando el MOSFET está en estado activo, esta capa N − no tiene ninguna función. Además, al ser una región ligeramente dopada, su resistividad intrínseca no es despreciable y se suma a la resistencia drenador-fuente en estado activo del MOSFET (R DSon ) (esta es la resistencia R n en la figura 2).

Dos parámetros principales rigen tanto la tensión de ruptura como la resistencia de encendido (R DSon) del transistor: el nivel de dopaje y el espesor de la capa epitaxial N− . Cuanto más gruesa sea la capa y menor su nivel de dopaje, mayor será la tensión de ruptura. Por el contrario, cuanto más delgada sea la capa y mayor su nivel de dopaje, menor será la R DSon (y, por lo tanto, menores serán las pérdidas por conducción del MOSFET). En consecuencia, se observa que existe una relación de compromiso en el diseño de un MOSFET entre su tensión nominal y su resistencia de encendido. Esto se ilustra en la gráfica de la figura 3.

diodo corporal

En la figura 1 se observa que la metalización de la fuente conecta las implantaciones N + y P + , aunque el principio de funcionamiento del MOSFET solo requiere que la fuente esté conectada a la zona N + . Sin embargo, si así fuera, se generaría una zona P flotante entre la fuente y el drenador dopados con N, equivalente a un transistor NPN con la base desconectada. En determinadas condiciones (con una corriente de drenador elevada, cuando la tensión drenador-fuente en estado activo es del orden de voltios), este transistor NPN parásito se activaría, haciendo que el MOSFET fuera incontrolable. La conexión de la implantación P a la metalización de la fuente cortocircuita la base del transistor parásito con su emisor (la fuente del MOSFET) y, por lo tanto, evita el enganche espurio. Esta solución, sin embargo, crea un diodo entre el drenador (cátodo) y la fuente (ánodo) del MOSFET, lo que le permite bloquear la corriente en una sola dirección.

Los diodos intrínsecos pueden utilizarse como diodos de libre circulación para cargas inductivas en configuraciones como puente H o medio puente. Si bien estos diodos suelen presentar una caída de tensión directa bastante elevada, pueden manejar grandes corrientes y son suficientes en muchas aplicaciones, lo que reduce el número de componentes y, por consiguiente, el coste del dispositivo y el espacio en la placa. Para aumentar la eficiencia, se suele utilizar la rectificación síncrona para minimizar el tiempo durante el cual el diodo intrínseco conduce corriente.

Operación de conmutación

Figura 4: Ubicación de las capacitancias intrínsecas de un MOSFET de potencia.

Debido a su naturaleza unipolar, el MOSFET de potencia puede conmutar a muy alta velocidad. De hecho, no es necesario eliminar los portadores minoritarios como en los dispositivos bipolares. La única limitación intrínseca en la velocidad de conmutación se debe a las capacitancias internas del MOSFET (véase la figura 4). Estas capacitancias deben cargarse o descargarse cuando el transistor conmuta. Este proceso puede ser relativamente lento, ya que la corriente que fluye a través de las capacitancias de puerta está limitada por el circuito controlador externo. Este circuito determinará la velocidad de conmutación del transistor (siempre que el circuito de potencia tenga una inductancia suficientemente baja).

Capacitancias

En las hojas de datos de los MOSFET , las capacitancias suelen denominarse C iss (capacitancia de entrada, terminales de drenador y fuente en cortocircuito), C oss (capacitancia de salida, puerta y fuente en cortocircuito) y C rss (capacitancia de transferencia inversa, fuente conectada a tierra). La relación entre estas capacitancias y las que se describen a continuación es:

doiss=doGRAMOS+doGRAMODdooss=doGRAMOD+doDSdorss=doGRAMOD{\displaystyle {\begin{matrix}C_{iss}&=&C_{GS}+C_{GD}\\C_{oss}&=&C_{GD}+C_{DS}\\C_{rss}&=&C_{GD}\end{matrix}}}

Donde C GS , C GD y C DS son, respectivamente, las capacitancias puerta-fuente, puerta-drenador y drenador-fuente (véase más abajo). Los fabricantes prefieren citar C iss , C oss y C rss porque se pueden medir directamente en el transistor. Sin embargo, dado que C GS , C GD y C DS se ajustan mejor al significado físico, se utilizarán en el resto de este artículo.

Capacitancia puerta-fuente

La capacitancia C GS se constituye mediante la conexión en paralelo de C oxN+ , C oxP y C oxm (véase la figura 4). Dado que las regiones N + y P están altamente dopadas, las dos primeras capacitancias pueden considerarse constantes. C oxm es la capacitancia entre la compuerta (de polisilicio) y el electrodo de fuente (metálico), por lo que también es constante. Por lo tanto, es práctica común considerar C GS como una capacitancia constante, es decir , su valor no depende del estado del transistor.

Capacitancia puerta-drenador

La capacitancia C GD puede considerarse como la conexión en serie de dos capacitancias elementales. La primera es la capacitancia de óxido (C oxD ), constituida por el electrodo de puerta, el dióxido de silicio y la parte superior de la capa epitaxial N. Tiene un valor constante. La segunda capacitancia (C GDj ) se debe a la extensión de la zona de carga espacial cuando el MOSFET está apagado. Por lo tanto, depende de la tensión entre drenador y puerta. A partir de esto, el valor de C GD es:

doGRAMOD=dooincógnitaD×doGRAMODj(VGRAMOD)dooincógnitaD+doGRAMODj(VGRAMOD){\displaystyle C_{GD}={\frac {C_{oxD}\times C_{GDj}\left(V_{GD}\right)}{C_{oxD}+C_{GDj}\left(V_{GD}\right)}}}

El ancho de la región de carga espacial viene dado por [ 36 ].

wGRAMODj=2ϵSiVGRAMODqnorte{\displaystyle w_{GDj}={\sqrt {\frac {2\epsilon _{Si}V_{GD}}{qN}}}}

dóndeϵSi{\displaystyle \epsilon _{Si}}es la permitividad del silicio, q es la carga del electrón y N es el nivel de dopaje . El valor de C GDj se puede aproximar utilizando la expresión del capacitor plano :

doGRAMODj=AGRAMODϵSiwGRAMODj{\displaystyle C_{GDj}=A_{GD}{\frac {\epsilon _{Si}}{w_{GDj}}}}

Donde A GD es el área de superficie de la superposición de la compuerta y el drenaje. Por lo tanto, se obtiene:

doGRAMODj(VGRAMOD)=AGRAMODqϵSinorte2VGRAMOD{\displaystyle C_{GDj}\left(V_{GD}\right)=A_{GD}{\sqrt {\frac {q\epsilon _{Si}N}{2V_{GD}}}}}

Se puede observar que C GDj (y por lo tanto C GD ) es una capacitancia cuyo valor depende de la tensión entre puerta y drenador. A medida que esta tensión aumenta, la capacitancia disminuye. Cuando el MOSFET está en estado de conducción, C GDj se encuentra en paralelo, por lo que la capacitancia entre puerta y drenador permanece igual a C oxD , un valor constante.

Capacitancia drenador-fuente

Como la metalización de la fuente se superpone a los pozos P (véase la figura 1), los terminales de drenaje y fuente están separados por una unión PN . Por lo tanto, C DS es la capacitancia de la unión. Esta es una capacitancia no lineal, y su valor se puede calcular utilizando la misma ecuación que para C GDj .

Otros elementos dinámicos

Circuito equivalente de un MOSFET de potencia, incluyendo los elementos dinámicos (condensadores, inductores), las resistencias parásitas y el diodo intrínseco.

Inductancias de empaquetado

Para su funcionamiento, el MOSFET debe conectarse al circuito externo, generalmente mediante soldadura por hilo (aunque se están investigando técnicas alternativas). Estas conexiones presentan una inductancia parásita, que no es exclusiva de la tecnología MOSFET, pero que tiene efectos importantes debido a las altas velocidades de conmutación. Las inductancias parásitas tienden a mantener su corriente constante y generan sobretensiones durante el apagado del transistor, lo que provoca un aumento de las pérdidas por conmutación.

A cada terminal del MOSFET se le puede asociar una inductancia parásita. Estas tienen diferentes efectos:

  • La inductancia de puerta tiene poca influencia (siempre que sea inferior a unos cientos de nanohenrios), porque los gradientes de corriente en la puerta son relativamente lentos. Sin embargo, en algunos casos, la inductancia de puerta y la capacitancia de entrada del transistor pueden constituir un oscilador . Esto debe evitarse, ya que produce pérdidas de conmutación muy elevadas (hasta la destrucción del dispositivo). En un diseño típico, las inductancias parásitas se mantienen lo suficientemente bajas como para evitar este fenómeno.
  • La inductancia del drenador tiende a reducir la tensión del drenador cuando el MOSFET se activa, por lo que reduce las pérdidas de activación. Sin embargo, como crea una sobretensión durante la desactivación, aumenta las pérdidas de desactivación;
  • La inductancia parásita de la fuente tiene el mismo comportamiento que la inductancia del drenador, además de un efecto de retroalimentación que hace que la conmutación dure más, aumentando así las pérdidas por conmutación.
    • Al comienzo de un encendido rápido, debido a la inductancia de la fuente, el voltaje en la fuente (en el chip) podrá aumentar repentinamente, al igual que el voltaje de puerta; el voltaje interno VGS permanecerá bajo durante más tiempo, lo que retrasa el encendido.
    • Al comienzo de un apagado rápido, a medida que la corriente a través de la inductancia de la fuente disminuye bruscamente, el voltaje resultante a través de ella se vuelve negativo (con respecto al terminal fuera del paquete), lo que eleva el voltaje interno V GS , mantiene el MOSFET encendido y, por lo tanto, retrasa el apagado.

Límites de funcionamiento

ruptura del óxido de la compuerta

El óxido de puerta es muy delgado (100  nm o menos), por lo que solo puede soportar un voltaje limitado. En las hojas de datos, los fabricantes suelen indicar un voltaje máximo entre puerta y fuente, de alrededor de 20  V, y superar este límite puede provocar la destrucción del componente. Además, un voltaje elevado entre puerta y fuente reduce significativamente la vida útil del MOSFET, sin apenas ventajas en la reducción de R DSon .

Para solucionar este problema, se suele utilizar un circuito controlador de puerta .

Tensión máxima entre drenador y fuente

Los MOSFET de potencia tienen una tensión máxima especificada entre drenador y fuente (en estado apagado), superada la cual puede producirse una ruptura . Si se supera la tensión de ruptura, el dispositivo conduce, lo que puede dañarlo a él y a otros componentes del circuito debido a una disipación de potencia excesiva.

Corriente de drenaje máxima

La corriente de drenaje generalmente debe mantenerse por debajo de un valor especificado (corriente de drenaje continua máxima). Puede alcanzar valores más altos durante periodos muy cortos (corriente de drenaje pulsada máxima, a veces especificada para diferentes duraciones de pulso). La corriente de drenaje está limitada por el calentamiento debido a las pérdidas resistivas en componentes internos como los hilos de conexión y otros fenómenos como la electromigración en la capa metálica.

Temperatura máxima

La temperatura de unión (T J ) del MOSFET debe mantenerse por debajo de un valor máximo especificado para que el dispositivo funcione de manera confiable, determinado por el diseño del chip MOSFET y los materiales de encapsulado. El encapsulado suele limitar la temperatura máxima de unión debido a las características del compuesto de moldeo y (cuando se utiliza) de la resina epoxi.

La temperatura ambiente máxima de funcionamiento está determinada por la disipación de potencia y la resistencia térmica . La resistencia térmica entre la unión y la carcasa es intrínseca al dispositivo y al encapsulado; la resistencia térmica entre la carcasa y el ambiente depende en gran medida del diseño de la placa/montaje, la superficie de disipación de calor y el flujo de aire/fluido.

El tipo de disipación de potencia, ya sea continua o pulsada, afecta a la temperatura máxima de funcionamiento debido a las características de la masa térmica . En general, cuanto menor sea la frecuencia de los pulsos para una disipación de potencia determinada, mayor será la temperatura ambiente máxima de funcionamiento, ya que permite un intervalo más prolongado para que el dispositivo se enfríe. Se pueden utilizar modelos, como la red de Foster , para analizar la dinámica de la temperatura a partir de transitorios de potencia.

Área de operación segura

El área de operación segura define los rangos combinados de corriente de drenaje y voltaje de drenaje a fuente que el MOSFET de potencia puede manejar sin sufrir daños. Se representa gráficamente como un área en el plano definida por estos dos parámetros. Tanto la corriente de drenaje como el voltaje de drenaje a fuente deben mantenerse por debajo de sus respectivos valores máximos, pero su producto también debe mantenerse por debajo de la disipación de potencia máxima que el dispositivo puede manejar. Por lo tanto, el dispositivo no puede operar simultáneamente a su corriente máxima y voltaje máximo. [ 37 ]

Cierre

El circuito equivalente de un MOSFET de potencia consta de un MOSFET en paralelo con un BJT parásito. Si el BJT se activa, no se puede desactivar, ya que la puerta no tiene control sobre él. Este fenómeno se conoce como " enganche " y puede provocar la destrucción del dispositivo. El BJT puede activarse debido a una caída de tensión en la región del sustrato de tipo p. Para evitar el enganche, el sustrato y la fuente suelen estar en cortocircuito dentro del encapsulado del dispositivo.

Tecnología

Este MOSFET de potencia tiene una puerta de malla, con celdas cuadradas.
La disposición de las compuertas de este MOSFET está compuesta por tiras paralelas.

Disposición

Estructura celular

Como se describió anteriormente, la capacidad de manejo de corriente de un MOSFET de potencia está determinada por el ancho de su canal de puerta. El ancho del canal de puerta es la tercera dimensión (eje Z) de las secciones transversales que se muestran.

Para minimizar el costo y el tamaño, es fundamental mantener el área del chip del transistor lo más pequeña posible. Por lo tanto, se han desarrollado optimizaciones para aumentar el ancho del área de la superficie del canal, es decir , aumentar la "densidad del canal". Estas optimizaciones consisten principalmente en crear estructuras celulares que se repiten en toda el área del chip MOSFET. Se han propuesto varias formas para estas celdas, siendo la más conocida la forma hexagonal utilizada en los dispositivos HEXFET de International Rectifier.

Otra forma de aumentar la densidad del canal es reducir el tamaño de la estructura elemental. Esto permite más celdas en una superficie determinada y, por lo tanto, un mayor ancho de canal. Sin embargo, a medida que el tamaño de la celda se reduce, resulta más difícil asegurar el contacto adecuado de cada una. Para superar esto, se suele utilizar una estructura de "tira" (véase la figura). Es menos eficiente que una estructura celular de resolución equivalente en términos de densidad de canal, pero puede manejar un paso más pequeño. Otra ventaja de la estructura de tira planar es que es menos susceptible a fallar durante eventos de ruptura por avalancha en los que el transistor bipolar parásito se activa debido a una polarización directa suficiente. En la estructura celular, si el terminal de fuente de cualquier celda tiene un mal contacto, entonces es mucho más probable que el transistor bipolar parásito se active durante un evento de ruptura por avalancha. Debido a esto, los MOSFET que utilizan una estructura de tira planar solo pueden fallar durante la ruptura por avalancha debido a un estrés térmico extremo. [ 38 ]

Estructuras

La estructura VMOS tiene una ranura en V en la región de la puerta.
El UMOS tiene una puerta de trinchera. Su objetivo es aumentar la densidad del canal haciendo que el canal sea vertical.

MOSFET de potencia con sustrato P

Un MOSFET de sustrato P (también llamado MOSFET de canal P o PMOS) es un MOSFET con tipos de dopaje opuestos (N en lugar de P y P en lugar de N en la sección transversal de la figura 1). Este MOSFET se fabrica utilizando un sustrato de tipo P, con una epitaxia P − . Como el canal se encuentra en una región N, este transistor se activa mediante una tensión negativa entre puerta y fuente. Esto lo hace deseable en un convertidor reductor , donde uno de los terminales del interruptor está conectado al lado alto de la tensión de entrada: con un MOSFET de canal N (o NMOS), esta configuración requiere una tensión de puerta igual aVinorte+VGRAMOS{\displaystyle V_{in}+V_{GS}}, mientras que no hay voltaje sobreVinorte{\displaystyle V_{in}}Se requiere con un MOSFET de canal P.

La principal desventaja de este tipo de MOSFET es su rendimiento inferior en estado activo, ya que utiliza huecos como portadores de carga , que tienen una movilidad mucho menor que los electrones. Como la resistividad está directamente relacionada con la movilidad, un dispositivo de canal P dado tendrá unaRDSonorte{\displaystyle R_{DSon}}tres veces superior a un MOSFET de canal N con las mismas dimensiones.

VMOS

La estructura VMOS tiene una ranura en V en la región de la puerta y se utilizó para los primeros dispositivos comerciales. [ 39 ]

UMOS

En esta estructura de MOSFET de potencia, también llamada MOS de trinchera, el electrodo de puerta está enterrado en una trinchera grabada en el silicio. Esto da como resultado un canal vertical. El principal interés de la estructura radica en la ausencia del efecto JFET. Su nombre proviene de la forma de U de la trinchera.

Tecnología de zanja profunda de superjunción

Especialmente para voltajes superiores a 500  V, algunos fabricantes, entre ellos Infineon Technologies con sus productos CoolMOS, han comenzado a utilizar un principio de compensación de carga. Con esta tecnología, la resistencia de la capa epitaxial, que es el principal contribuyente (más del 95 %) a la resistencia de los MOSFET de alto voltaje, puede reducirse en más de 5 veces.

Con el objetivo de mejorar la eficiencia y la fiabilidad de fabricación de los MOSFET de superunión, Renesas Electronics desarrolló una estructura de superunión mediante una técnica de grabado profundo. Esta tecnología consiste en grabar zanjas en el material de tipo N de baja impureza para formar regiones de tipo P. Este proceso supera los problemas inherentes al método de crecimiento epitaxial multinivel y da como resultado una resistencia de encendido extremadamente baja y una capacitancia interna reducida.

Debido al aumento del área de la unión pn, una estructura de superunión tiene un tiempo de recuperación inversa menor, pero una corriente de recuperación inversa mayor en comparación con un MOSFET de potencia planar convencional.

Véase también

Referencias

  1. ↑ IRLZ24N, MOSFET de potencia de canal N de 55 V, encapsulado TO-220AB; Infineon.
  2. ↑ Irwin, J. David (1997). Manual de electrónica industrial . CRC Press . pág.  218. ISBN 9780849383434.
  3. 1 2 3 "Conceptos básicos de MOSFET de potencia" (PDF) . Alpha & Omega Semiconductor . Consultado el 29 de julio de 2019 .
  4. 1 2 Duncan, Ben (1996). Amplificadores de potencia de audio de alto rendimiento . Elsevier . págs. 178–81 . ISBN  9780080508047.
  5. ↑ US2802760A , Lincoln, Derick y Frosch, Carl J., "Oxidación de superficies semiconductoras para difusión controlada", publicado el 13 de agosto de 1957 
  6. ↑ Frosch, CJ; Derick, L (1957). "Protección de superficie y enmascaramiento selectivo durante la difusión en silicio" . Journal of the Electrochemical Society . 104 (9): 547. doi : 10.1149/1.2428650 .
  7. ↑ KAHNG, D. (1961). "Dispositivo de superficie de silicio-dióxido de silicio" . Dispositivos semiconductores: artículos pioneros . págs. 583–596 . doi : 10.1142/9789814503464_0076 . ISBN  978-981-02-0209-5.{{cite book}}: Incompatibilidad de ISBN/Fecha ( ayuda ) ; |journal=ignorado ( ayuda )
  8. ↑Lojek, Bo (2007). History of Semiconductor Engineering. Berlin, Heidelberg: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8.
  9. ↑Ligenza, J.R.; Spitzer, W.G. (1960). "The mechanisms for silicon oxidation in steam and oxygen". Journal of Physics and Chemistry of Solids. 14: 131–136. Bibcode:1960JPCS...14..131L. doi:10.1016/0022-3697(60)90219-5.
  10. ↑Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 120. ISBN 9783540342588.
  11. ↑"Rethink Power Density with GaN". Electronic Design. 21 April 2017. Retrieved 23 July 2019.
  12. ↑Oxner, E. S. (1988). Fet Technology and Application. CRC Press. p. 18. ISBN 9780824780500.
  13. 1234"Advances in Discrete Semiconductors March On". Power Electronics Technology. Informa: 52–6. September 2005. Archived(PDF) from the original on 22 March 2006. Retrieved 31 July 2019.
  14. ↑Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (September 1969). "Diffusion Selfaligned MOST; A New Approach for High Speed Device". Extended Abstracts of the 1969 Conference on Solid State Devices. doi:10.7567/SSDM.1969.4-1. S2CID 184290914.
  15. ↑McLintock, G. A.; Thomas, R. E. (December 1972). Modelling of the double-diffused MOST's with self-aligned gates. 1972 International Electron Devices Meeting. pp. 24–26. doi:10.1109/IEDM.1972.249241.
  16. 1234Duncan, Ben (1996). High Performance Audio Power Amplifiers. Elsevier. pp. 177–8, 406. ISBN 9780080508047.
  17. 12Baliga, B. Jayant (2005). Silicon RF Power MOSFETS. World Scientific. ISBN 9789812561213.
  18. 12Asif, Saad (2018). 5G Mobile Communications: Concepts and Technologies. CRC Press. p. 134. ISBN 9780429881343.
  19. ↑ "Premio SEMI para Norteamérica" . SEMI . Archivado del original el 5 de agosto de 2016. Consultado el 5 de agosto de 2016 .
  20. 1 2 "Alex Lidow y Tom Herman de International Rectifier ingresan al Salón de la Fama de la Ingeniería" . Business Wire . 14 de septiembre de 2004. Consultado el 31 de julio de 2019 .
  21. ↑ Baliga, B. Jayant (2015). El dispositivo IGBT: Física, diseño y aplicaciones del transistor bipolar de puerta aislada . William Andrew . págs. xxviii, 5–11 . ISBN  9781455731534.
  22. 1 2 "MDmesh: 20 años de MOSFETs STPOWER de superunión, una historia sobre innovación" . STMicroelectronics . 11 de septiembre de 2019. Consultado el 2 de noviembre de 2019 .
  23. ↑ Patente estadounidense 4,754,310
  24. ↑ "El mercado de transistores de potencia superará los 13.000 millones de dólares en 2011" . IC Insights . 21 de junio de 2011. Archivado del original el 3 de julio de 2011. Consultado el 15 de octubre de 2019 .
  25. ↑ Carbone, James (septiembre-octubre de 2018). "Los compradores pueden esperar plazos de entrega de 30 semanas y precios más altos para los MOSFET" (PDF) . Electronics Sourcing : 18-19 .
  26. ↑ Williams, Richard K.; Darwish, Mohamed N.; Blanchard, Richard A.; Siemieniec, Ralf; Rutter, Phil; Kawaguchi, Yusuke (23 de febrero de 2017). "El MOSFET de potencia de trinchera: Parte I: Historia, tecnología y perspectivas" . IEEE Transactions on Electron Devices . 64 (3): 674– 691. Bibcode : 2017ITED...64..674W . doi : 10.1109/TED.2017.2653239 . S2CID 20730536 . 
  27. 1 2 "MOSFET" . Infineon Technologies . Consultado el 24 de diciembre de 2019 .
  28. ↑ "Circuitos integrados controladores de puerta Infineon EiceDRIVER" (PDF) . Infineon . Agosto de 2019. Consultado el 26 de diciembre de 2019 .
  29. ↑ "Transistores MOSFET de potencia para automoción" (PDF) . Fuji Electric . Consultado el 10 de agosto de 2019 .
  30. ↑ Williams, RK; Darwish, MN; Blanchard, RA; Siemieniec, R.; Rutter, P.; Kawaguchi, Y. (2017). "The Trench Power MOSFET—Part II: Application Specific VDMOS, LDMOS, Packaging, Reliability". IEEE Transactions on Electron Devices . 64 (3): 692– 712. Bibcode : 2017ITED...64..692W . doi : 10.1109/TED.2017.2655149 . ISSN 0018-9383 . S2CID 38550249 .  
  31. ↑ "Transistores DMOS de RF" . STMicroelectronics . Consultado el 22 de diciembre de 2019 .
  32. ↑ "AN1256: Nota de aplicación: MOSFET de RF de alta potencia para aplicaciones VHF" (PDF) . ST Microelectronics . Julio de 2007. Consultado el 22 de diciembre de 2019 .
  33. ↑ "Los sensores CMOS permiten el funcionamiento de las cámaras de los teléfonos y el vídeo HD" . NASA Spinoff . NASA . Consultado el 6 de noviembre de 2019 .
  34. ↑ Veendrick, Harry JM (2017). Nanometer CMOS ICs: From Basics to ASICs . Springer. p. 245. ISBN  9783319475974.
  35. ↑ Korec, Jacek (2011). MOSFETs de potencia de bajo voltaje: diseño, rendimiento y aplicaciones . Springer Science+Business Media . págs. 9-14 . ISBN  978-1-4419-9320-5.
  36. ↑ Simon M. Sze , Física moderna de dispositivos semiconductores , John Wiley and Sons, Inc., 1998 ISBN 0-471-15237-4
  37. ↑ Pierre Aloïsi, Les transistors MOS de puissance en Interrupteurs électroniques de puissance, TRAITE EGEM , bajo la dirección de Robert Perret, Lavoisier, París, 2003 [en francés] ISBN 2-7462-0671-4
  38. ↑ Murray, Anthony FJ; McDonald, Tim; Davis, Harold; Cao, Joe; Spring, Kyle. "Tecnología MOSFET extremadamente robusta con R DS(on) ultrabaja especificada para una amplia gama de condiciones E AR " (PDF) . International Rectifier . Consultado el 26 de abril de 2022 .
  39. ↑ Duncan A. Grant, John Gowar MOSFET de potencia: Teoría y aplicaciones John Wiley and Sons, Inc ISBN 0-471-82867-X, 1989

Lecturas adicionales

  • Baliga, B. Jayant (1996). Dispositivos semiconductores de potencia . PWS Publishing. ISBN 9780534940980.