Paralelismo a nivel de bits

El paralelismo a nivel de bits es una forma de computación paralela que se basa en aumentar el tamaño de la palabra del procesador . Al aumentar el tamaño de la palabra, se reduce el número de instrucciones que el procesador debe ejecutar para realizar una operación con variables cuyo tamaño es mayor que la longitud de la palabra. (Por ejemplo, consideremos un caso en el que un procesador de 8 bits debe sumar dos enteros de 16 bits . El procesador debe sumar primero los 8 bits menos significativos de cada entero y luego los 8 bits más significativos, lo que requiere dos instrucciones para completar una sola operación. Un procesador de 16 bits podría completar la operación con una sola instrucción).

Originalmente, todas las computadoras electrónicas eran seriales (de un solo bit). La primera computadora electrónica que no era serial —la primera computadora paralela de bits— fue la Whirlwind de 16 bits de 1951.

Desde el advenimiento de la tecnología de fabricación de chips de computadora de integración a muy gran escala (VLSI) en la década de 1970 hasta aproximadamente 1986, los avances en la arquitectura de computadoras se realizaron aumentando el paralelismo a nivel de bits, ^{[ 1 ]} a medida que los microprocesadores de 4 bits fueron reemplazados por microprocesadores de 8 bits , luego de 16 bits , y luego de 32 bits . Esta tendencia generalmente terminó con la introducción de los procesadores de 32 bits, que fueron un estándar en la computación de propósito general durante dos décadas. Las arquitecturas de 64 bits se introdujeron al público general con el homónimo Nintendo 64 (1996), pero más allá de esta introducción siguieron siendo poco comunes hasta el advenimiento de las arquitecturas x86-64 alrededor del año 2003, y 2014 para dispositivos móviles con el conjunto de instrucciones ARMv8-A.

En los procesadores de 32 bits, el ancho del bus de datos externo sigue aumentando. Por ejemplo, la memoria SDRAM DDR1 transfiere 128 bits por ciclo de reloj, mientras que la memoria SDRAM DDR2 transfiere un mínimo de 256 bits por ráfaga.

• Instrucción única, datos múltiples (SIMD)
• SIMD dentro de un registro