Hispanopedia Wiki
En electrónica digital , un decodificador de direcciones es un decodificador binario que tiene dos o más entradas para bits de dirección y una o más salidas para señales de selección de dispositivo. [ 1 ] Cuando la dirección de un dispositivo específico aparece en las entradas de dirección, el decodificador activa la salida de selección para ese dispositivo. Se puede incorporar un decodificador de direcciones dedicado de una sola salida en cada dispositivo de un bus de direcciones, o bien un único decodificador de direcciones puede servir a varios dispositivos. [ 2 ]
Un único decodificador de direcciones con n bits de entrada de dirección puede servir hasta 2ⁿ dispositivos . Varios miembros de la serie de circuitos integrados 7400 pueden usarse como decodificadores de direcciones. Por ejemplo, cuando se usa como decodificador de direcciones, el 74154 [ 3 ] proporciona cuatro entradas de dirección y dieciséis (es decir, 2⁴ ) salidas de selección de dispositivo. Un decodificador de direcciones es un uso particular de un circuito decodificador binario conocido como " demultiplexor " o "demux" (el 74154 se denomina comúnmente "demultiplexor de 4 a 16"), que tiene muchos otros usos además de la decodificación de direcciones.
Los decodificadores de direcciones son componentes fundamentales para los sistemas que utilizan buses . Están presentes en todas las familias y procesos de circuitos integrados, así como en todas las bibliotecas estándar de FPGA y ASIC . Se tratan en los libros de texto introductorios sobre diseño de lógica digital. [ 1 ]
El decodificador de direcciones selecciona la celda de almacenamiento en una memoria.
Un decodificador de direcciones es un componente de uso común en microelectrónica que se utiliza para seleccionar celdas de memoria en dispositivos de memoria direccionables aleatoriamente.
Una celda de memoria consta de un número fijo de elementos o bits de memoria. El decodificador de direcciones se conecta a un bus de direcciones y lee la dirección que se genera allí. Mediante una lógica de conmutación especial, utiliza esta dirección para calcular a qué celda de memoria se debe acceder. A continuación, selecciona dicha celda a través de una línea de control especial, también conocida como línea de selección. En las memorias dinámicas ( DRAM ), la matriz de memoria cuenta con líneas de selección de filas y columnas, controladas por decodificadores de direcciones integrados en el chip.
Dependiendo del tipo de decodificador, la lógica utilizada para seleccionar la celda de memoria puede, en determinadas circunstancias, ser programable.
El decodificador de direcciones selecciona el módulo de memoria apropiado.
También se utiliza un decodificador de direcciones para seleccionar el módulo de memoria o chip de memoria adecuado entre varios disponibles cuando el bus de direcciones del sistema del procesador proporciona una dirección específica.
Para ello, los módulos o chips de memoria disponen de entradas de selección, generalmente denominadas pin de selección de chip (CS) o pin de habilitación de chip (CE). Estas entradas suelen tener una función lógica negativa ( CS o CE ), es decir, se selecciona la entrada con un cero lógico adyacente (nivel de voltaje bajo).
El decodificador de direcciones utiliza lógica combinacional para ubicar los módulos o chips de memoria en el espacio de direcciones del procesador. Los módulos de memoria suelen tener una capacidad menor que el espacio de direcciones. En la mayoría de los casos, se pueden usar varios módulos, incluso si son idénticos en estructura. Es fundamental asegurarse de que difieran en el rango de direcciones.
Referencias
- 1 2 Paul Horowitz y Winfield Hill (1989). El arte de la electrónica (2.ª ed.). Cambridge University Press. págs. 685 , 766. ISBN 978-0-521-37095-0.
- ↑ SJ Cahill (1993). Ingeniería digital y de microprocesadores (2.ª ed.). Ellis Horwood. págs. 489–494 . ISBN 978-0-13-213398-2.
- ↑ Hoja de datos para 74HCT154
- circuitos digitales
- Componentes básicos de hardware informático
